文件名称:02.7Seg_Nexys3
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：752.04kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
内容是基于FPGA的VHDL和verilog程序的编写，有助于初学者的学习-The content is based on the FPGA VHDL and Verilog program written to help beginners learning
(系统自动生成,下载前可以参看下载内容)
下载文件列表
02.7Seg_Nexys3/Bitfile/Verilog/7Seg_top.bit
02.7Seg_Nexys3/Bitfile/VHDL/7Seg_top.bit
02.7Seg_Nexys3/code/Verilog/clock_divider.v
02.7Seg_Nexys3/code/Verilog/counter.v
02.7Seg_Nexys3/code/Verilog/main.v
02.7Seg_Nexys3/code/Verilog/myucf.ucf
02.7Seg_Nexys3/code/Verilog/seven_seg_controller.v
02.7Seg_Nexys3/code/Verilog/state_machine.v
02.7Seg_Nexys3/code/VHDL/clock_divider.vhd
02.7Seg_Nexys3/code/VHDL/counter.vhd
02.7Seg_Nexys3/code/VHDL/main.vhd
02.7Seg_Nexys3/code/VHDL/myucf.ucf
02.7Seg_Nexys3/code/VHDL/seven_seg_controller.vhd
02.7Seg_Nexys3/code/VHDL/state_machine.vhd
02.7Seg_Nexys3/doc/Timer with millisecond precision.doc
02.7Seg_Nexys3/Nexys3_Seven_Seg_Demo.pdf
02.7Seg_Nexys3/project/Verilog/Nexys3_Seven_Seg_Demo/Nexys3_Seven_Seg_Demo.xise
02.7Seg_Nexys3/project/VHDL/Nexys3_Seven_Seg_Semo/Nexys3_seven_seg_demo.xise
02.7Seg_Nexys3/project/Verilog/Nexys3_Seven_Seg_Demo
02.7Seg_Nexys3/project/VHDL/Nexys3_Seven_Seg_Semo
02.7Seg_Nexys3/Bitfile/Verilog
02.7Seg_Nexys3/Bitfile/VHDL
02.7Seg_Nexys3/code/Verilog
02.7Seg_Nexys3/code/VHDL
02.7Seg_Nexys3/project/Verilog
02.7Seg_Nexys3/project/VHDL
02.7Seg_Nexys3/Bitfile
02.7Seg_Nexys3/code
02.7Seg_Nexys3/doc
02.7Seg_Nexys3/project
02.7Seg_Nexys3
02.7Seg_Nexys3/Bitfile/VHDL/7Seg_top.bit
02.7Seg_Nexys3/code/Verilog/clock_divider.v
02.7Seg_Nexys3/code/Verilog/counter.v
02.7Seg_Nexys3/code/Verilog/main.v
02.7Seg_Nexys3/code/Verilog/myucf.ucf
02.7Seg_Nexys3/code/Verilog/seven_seg_controller.v
02.7Seg_Nexys3/code/Verilog/state_machine.v
02.7Seg_Nexys3/code/VHDL/clock_divider.vhd
02.7Seg_Nexys3/code/VHDL/counter.vhd
02.7Seg_Nexys3/code/VHDL/main.vhd
02.7Seg_Nexys3/code/VHDL/myucf.ucf
02.7Seg_Nexys3/code/VHDL/seven_seg_controller.vhd
02.7Seg_Nexys3/code/VHDL/state_machine.vhd
02.7Seg_Nexys3/doc/Timer with millisecond precision.doc
02.7Seg_Nexys3/Nexys3_Seven_Seg_Demo.pdf
02.7Seg_Nexys3/project/Verilog/Nexys3_Seven_Seg_Demo/Nexys3_Seven_Seg_Demo.xise
02.7Seg_Nexys3/project/VHDL/Nexys3_Seven_Seg_Semo/Nexys3_seven_seg_demo.xise
02.7Seg_Nexys3/project/Verilog/Nexys3_Seven_Seg_Demo
02.7Seg_Nexys3/project/VHDL/Nexys3_Seven_Seg_Semo
02.7Seg_Nexys3/Bitfile/Verilog
02.7Seg_Nexys3/Bitfile/VHDL
02.7Seg_Nexys3/code/Verilog
02.7Seg_Nexys3/code/VHDL
02.7Seg_Nexys3/project/Verilog
02.7Seg_Nexys3/project/VHDL
02.7Seg_Nexys3/Bitfile
02.7Seg_Nexys3/code
02.7Seg_Nexys3/doc
02.7Seg_Nexys3/project
02.7Seg_Nexys3
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。