文件名称:v16bbit_boothe
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：2.04kb
-
已下载：1次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
verilog程序源码，实现两个16bit数乘法，使用booth算法，一种基于状态机实现，分层层次为datapath与controller两个子模块，testBench测试通过
-verilog program source code, and two 16bit multiplication using booth algorithm, based on the state machine implementation, the hierarchical level for the datapath and controller two sub-modules testBench tested
-verilog program source code, and two 16bit multiplication using booth algorithm, based on the state machine implementation, the hierarchical level for the datapath and controller two sub-modules testBench tested
(系统自动生成,下载前可以参看下载内容)
下载文件列表
v16bbit_boothe/Booth_Multiplier_STG.v
v16bbit_boothe/Controller.v
v16bbit_boothe/Datapath.v
v16bbit_boothe/testBench.v
v16bbit_boothe
v16bbit_boothe/Controller.v
v16bbit_boothe/Datapath.v
v16bbit_boothe/testBench.v
v16bbit_boothe
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。