- Single_Chip_Multi_switch_state_information_indicat 单片机开发多路开关状态指示经典资料Single Chip Multi switch state information indicative Classic
- VB_timing_functions_round_clock_Desktop 带多种计时功能的VB圆形桌面时钟VB with a variety of timing functions round the clock Desktop
- Room UDP实现简单的聊天室功能
- 51talk 这是内部招聘系统模版
- IM1111 a small Scalar Control of Induction Motor (dynamic model) by PI Control
- tie-gsing-function A regular shutdown of the program using WINDOWS API function
文件名称:Verilog-HDL-design-
-
所属分类：
- 标签属性：
- 上传时间：2013-03-16
-
文件大小：6.19mb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
verilog设计流程学习，帮助我们快速学习verilog代码-the verilog design process learning, we quickly learn verilog code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Verilog HDL程序设计与实践（Xilinx大学计划）.pdf
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。