文件名称:LCDIp
-
所属分类:
- 标签属性:
- 上传时间:2013-06-06
-
文件大小:189.79kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
一款TFT-LCD驱动的IP核,可以嵌入到NIos系统中,可以使用的。-A TFT-LCD driver of the IP core
(系统自动生成,下载前可以参看下载内容)
下载文件列表
源代码/C/avalon_lcd_regs.h
源代码/C/main.c
源代码/TestBench/altera_mf.v
源代码/TestBench/avalon_slave.v
源代码/TestBench/test_lcd_controller.v
源代码/TestBench/test_master.v
源代码/TestBench/test_time_engine.v
源代码/Verilog/Asyn_FIFO.v
源代码/Verilog/BG_FIFO.v
源代码/Verilog/BG_Layer.v
源代码/Verilog/data_fetcher.v
源代码/Verilog/FIFO_32to16.v
源代码/Verilog/LCD_controller_one_layer.v
源代码/Verilog/LCD_ONE_LAYER_TOP.v
源代码/Verilog/master.v
源代码/Verilog/NIOS_LCD.tcl
源代码/Verilog/PLL_cycloneii.v
源代码/Verilog/Register_slave.v
源代码/Verilog/Timing_Engine.v
源代码/C
源代码/TestBench
源代码/Verilog
源代码
源代码/C/main.c
源代码/TestBench/altera_mf.v
源代码/TestBench/avalon_slave.v
源代码/TestBench/test_lcd_controller.v
源代码/TestBench/test_master.v
源代码/TestBench/test_time_engine.v
源代码/Verilog/Asyn_FIFO.v
源代码/Verilog/BG_FIFO.v
源代码/Verilog/BG_Layer.v
源代码/Verilog/data_fetcher.v
源代码/Verilog/FIFO_32to16.v
源代码/Verilog/LCD_controller_one_layer.v
源代码/Verilog/LCD_ONE_LAYER_TOP.v
源代码/Verilog/master.v
源代码/Verilog/NIOS_LCD.tcl
源代码/Verilog/PLL_cycloneii.v
源代码/Verilog/Register_slave.v
源代码/Verilog/Timing_Engine.v
源代码/C
源代码/TestBench
源代码/Verilog
源代码
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
