CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:Verilog.HDL

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [WORD]
  • 上传时间：
    2014-08-15
  • 文件大小：
    52.14kb
  • 已下载：
    0次
  • 提 供 者：
    刚***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

精通Verilog.HDL语言编程_源码，对初学者来说很好的值得借鉴-Proficient Verilog.HDL language programming _ source, good for beginners should learn
(系统自动生成,下载前可以参看下载内容)

下载文件列表

文件名大小更新时间
Verilog.HDL/
Verilog.HDL/DVB-C信道编、解码器.sch
Verilog.HDL/光盘文件说明.doc
Verilog.HDL/实例程序代码/
Verilog.HDL/实例程序代码/第15章 常用加法器设计/
Verilog.HDL/实例程序代码/第15章 常用加法器设计/carry_chain_adder.v
Verilog.HDL/实例程序代码/第15章 常用加法器设计/carry_skip_adder.v
Verilog.HDL/实例程序代码/第15章 常用加法器设计/ripple_carry_adder.v
Verilog.HDL/实例程序代码/第16章 常用乘法器设计/
Verilog.HDL/实例程序代码/第16章 常用乘法器设计/basic_base2_mul.v
Verilog.HDL/实例程序代码/第16章 常用乘法器设计/basic_base2_mul_seq.v
Verilog.HDL/实例程序代码/第16章 常用乘法器设计/carry_save_mult.v
Verilog.HDL/实例程序代码/第16章 常用乘法器设计/ripple_carry_mult.v
Verilog.HDL/实例程序代码/第17章 伽罗华域GF（q）乘法器设计/
Verilog.HDL/实例程序代码/第17章 伽罗华域GF（q）乘法器设计/ff_const_mul.v
Verilog.HDL/实例程序代码/第17章 伽罗华域GF（q）乘法器设计/ff_mul.v
Verilog.HDL/实例程序代码/第18章 除法器设计/
Verilog.HDL/实例程序代码/第18章 除法器设计/rest_div_int.v
Verilog.HDL/实例程序代码/第18章 除法器设计/seq_div.v
Verilog.HDL/实例程序代码/第19章 积分梳状滤波器(CIC)设计/
Verilog.HDL/实例程序代码/第19章 积分梳状滤波器(CIC)设计/cic3_decimator.v
Verilog.HDL/实例程序代码/第20章 CORDIC数字计算机的设计/
Verilog.HDL/实例程序代码/第20章 CORDIC数字计算机的设计/cordic.v
Verilog.HDL/实例程序代码/第21章 伪随机序列应用设计/
Verilog.HDL/实例程序代码/第21章 伪随机序列应用设计/randomization.v
Verilog.HDL/实例程序代码/第22章 异步FIFO设计/
Verilog.HDL/实例程序代码/第22章 异步FIFO设计/async_cmp.v
Verilog.HDL/实例程序代码/第22章 异步FIFO设计/async_fifo.v
Verilog.HDL/实例程序代码/第22章 异步FIFO设计/dp_ram.v
Verilog.HDL/实例程序代码/第22章 异步FIFO设计/rptr_empty.v
Verilog.HDL/实例程序代码/第22章 异步FIFO设计/wptr_full.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/BM_KES.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/CheinSearch.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/ROM_INV.mif
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/RS(204188)译码器说明.txt
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/SyndromeCalc.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/ff_mul.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/forney.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/rom_inv.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/rom_power.mif
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/rom_power.v
Verilog.HDL/实例程序代码/第23章 RS(204188)译码器的设计/rs_decoder.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭