文件名称:add_1p
介绍说明--下载内容来自于网络,使用问题请自行百度
2级流水线实现的8位全加器的VHDL代码,适用于altera系列的FPGA/CPLD
(系统自动生成,下载前可以参看下载内容)
下载文件列表
add_1p.vhd
www.dssz.com.txt
www.dssz.com.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
