- muxdemux_4E1(E2)_to_1E2(E3) framer Deframer core multiplexed 4 E1(E2)channel s to one E2(E3) stream at 8.448Mbps(34.368Mbps) rate .
- ClanguagetoimplementtheFIRlow-passfilter FIR滤波器被称为有限长脉冲响应滤波器
- ButtonTest 通过该程序设计实现了在JAVA语言中如何对按钮的创造和相应
- yw109662 用易编写的小例子
- CircularHough_Grd It is a matlab source code. In this code i used hough transformation to detect circle which have specific radius defined by user.
- kshortest 基于Djkstra的K最短路算法
文件名称:Verilog-HDL-washer
-
所属分类:
- 标签属性:
- 上传时间:2014-12-06
-
文件大小:49kb
-
已下载:1次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
智能洗衣机控制器 基于verilog hdl状态机 具有多种功能切换-Intelligent washing machine controller verilog hdl-based state machine has multi-functional switch
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Verilog-HDL washer.doc
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
