文件名称:32bit_multiply
介绍说明－－下载内容来自于网络，使用问题请自行百度
包含32为乘法器的设计，用verilog语言实现，包括booth编码的实现，booth乘法器的实现，3_2压缩器的实现，4_2压缩器的实现，华伦斯树的实现，以及两个testbench文件用于测试。-Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementation 4_2 compressor to achieve and realize China Clarence tree, and two testbench file with the to the test.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
multiply/_42c_l.v
multiply/boot_mul.v
multiply/bootcoder.v
multiply/csa.v
multiply/tb_bootmul.v
multiply/tb_mul.v
multiply/boot_mul.v
multiply/bootcoder.v
multiply/csa.v
multiply/tb_bootmul.v
multiply/tb_mul.v
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。