文件名称:vhdl416yima.doc
介绍说明－－下载内容来自于网络，使用问题请自行百度
四十六译码器 是用if语句描述的-library IEEE
use IEEE.std_logic_1164.all
entity encoder4_16 is
port ( d: in STD_LOGIC_VECTOR (3downto0)
q: out STD_LOGIC_VECTOR (15downto0))
end encoder4_16
architecture encoder_if of encoder4_16 is
begin
process(d)
begin
if d= 0000
use IEEE.std_logic_1164.all
entity encoder4_16 is
port ( d: in STD_LOGIC_VECTOR (3downto0)
q: out STD_LOGIC_VECTOR (15downto0))
end encoder4_16
architecture encoder_if of encoder4_16 is
begin
process(d)
begin
if d= 0000
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vhdl416yima.doc
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。