音乐播放器.pdf
课件/0_1.Verilog HDL基础知识.pdf
课件/0_2 常用模块的Verilog HDL设计.pdf
课件/1.数字系统设计实验_内容及要求.pdf
课件/12.lab21_音乐播放器的设计实验（第2版ppt）.pdf
课件/2.lab1_ModelSim仿真软件的使用.pdf
课件/3.lab2_ISE软件的使用.pdf
课件/4.lab5_IP核的使用实验_20150303.pdf
课件/8.lab16_数字式秒表设计_201502_方案.pdf
课件/IP核的仿真_6.0c版本.pdf
课件/IP核的仿真_6.5版本.pdf
课件/lab21_音乐播放实验（第2版教材）.pdf
课件/lab_A1_常用组合电路模块的设计_201302.pdf
课件/lab_A2_常用时序电路模块的设计_201302.pdf
课件/常见问题小结.pdf
课件/数字系统教材_standford大学/ch14to16.pdf
课件/数字系统教材_standford大学/ch17to18.pdf
课件/数字系统教材_standford大学/ch19to21.pdf
课件/数字系统教材_standford大学/ch1to11.pdf
课件/数字系统教材_standford大学/ch22to25.pdf
课件/第四周讲课PPT.pdf
课件/考试方式和要求-2015-2016春夏学期.pdf
所有的代码都在src 文件夹里，其他的文件夹是实现的工程.rar
课件/数字系统教材_standford大学
课件