CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:clock

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [HTML]
  • 上传时间：
    2016-11-29
  • 文件大小：
    484.13kb
  • 已下载：
    0次
  • 提 供 者：
    pa***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟，

实现分钟的增或者减。该设计包括以下几个部分：

（1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲；

（2）手动调节电路，包括“时增”“时减”“分增”“分减”。

（3）时分秒计时电路。

（4）7 段数码管显示电路。

将 SW1 和SW2 初始状态均置为高电平。拨动开关SW1 到低，分钟进行加计数，秒停

止计数，当计数到59 时，从00 开始重新加计数，将SW1 拨动到高时，在当前状态进行计时。当拨动开关SW2 为低时，分钟进行减计数，秒停止计数，当减到0 时，从59 开始减计数，将SW2 拨动到高时，在当前状态进行计时。-VHDL language with the design of digital clock, in the digital display minutes and seconds, and can manually adjust the minutes,

To achieve the increase or decrease minutes. The design includes the following sections:

(1) frequency circuit design, resulting in 1Hz clock signal, as the second time pulse

(2) manual adjustment of the circuit, including　when the increase　 when the minus　 points by　 sub-minus.

(3) when the minutes and seconds timer circuit.

(4) 7-segment LED display circuit.

Set the initial state of SW1 and SW2 to high level. Toggle switch SW1 to low, minute to count up, seconds to stop

Stop counting, when counting to 59,　00 to re-count the start, will SW1 toggle to high, in the current state of time. When the switch SW2 is low, the timer counts down in minutes and stops counting in seconds. When it decreases to 0, it counts down　59, and turns SW2 to HIGH to count in the current state.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

数字钟设计/clock.bgn
数字钟设计/clock.bit
数字钟设计/clock.bld
数字钟设计/clock.cmd_log
数字钟设计/clock.drc
数字钟设计/clock.ise
数字钟设计/clock.lfp
数字钟设计/clock.lso
数字钟设计/clock.ncd
数字钟设计/clock.ngc
数字钟设计/clock.ngd
数字钟设计/clock.ngr
数字钟设计/clock.ntrc_log
数字钟设计/clock.pad
数字钟设计/clock.par
数字钟设计/clock.pcf
数字钟设计/clock.prj
数字钟设计/clock.ptwx
数字钟设计/clock.restore
数字钟设计/clock.stx
数字钟设计/clock.syr
数字钟设计/clock.twr
数字钟设计/clock.twx
数字钟设计/clock.ucf
数字钟设计/clock.unroutes
数字钟设计/clock.ut
数字钟设计/clock.vhd
数字钟设计/clock.xpi
数字钟设计/clock.xst
数字钟设计/clock_guide.ncd
数字钟设计/clock_map.map
数字钟设计/clock_map.mrp
数字钟设计/clock_map.ncd
数字钟设计/clock_map.ngm
数字钟设计/clock_map.xrpt
数字钟设计/clock_ngdbuild.xrpt
数字钟设计/clock_pad.csv
数字钟设计/clock_pad.txt
数字钟设计/clock_par.xrpt
数字钟设计/clock_prev_built.ngd
数字钟设计/clock_summary.html
数字钟设计/clock_summary.xml
数字钟设计/clock_usage.xml
数字钟设计/clock_vhdl.prj
数字钟设计/clock_xdb/cst.xbcd
数字钟设计/clock_xdb/tmp/ise/version
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/HierarchicalDesign/HDProject/HDProject
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/HierarchicalDesign/HDProject/HDProject_StrTbl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/HierarchicalDesign/__stored_object_table__
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/PnAutoRun/Scripts/RunOnce_tcl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/PnAutoRun/Scripts/RunOnce_tcl_StrTbl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/ProjectNavigator/dpm_project_main/dpm_project_main
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/ProjectNavigator/dpm_project_main/dpm_project_main_StrTbl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/ProjectNavigator/__stored_objects__
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/ProjectNavigator/__stored_objects___StrTbl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/ProjectNavigator/__stored_object_table__
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/ProjectNavigatorGui/GuiProjectData
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/ProjectNavigatorGui/GuiProjectData_StrTbl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/xreport/Gc_RvReportViewer-Current-Module
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/xreport/Gc_RvReportViewer-Current-Module_StrTbl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/xreport/Gc_RvReportViewer-Module-Data-clock
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/xreport/Gc_RvReportViewer-Module-Data-clock_StrTbl
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/xreport/Gc_RvReportViewer-Module-DataFactory-Default
数字钟设计/clock_xdb/tmp/ise/__OBJSTORE__/xreport/Gc_RvReportViewer-Module-DataFactory-Default_StrTbl
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/Autonym/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/bitgen/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/common/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/cpldfit/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/Cs/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/dumpngdio/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/fuse/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/HierarchicalDesign/HDProject/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/HierarchicalDesign/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/hprep6/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/idem/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/map/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/netgen/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ngc2edif/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ngcbuild/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ngdbuild/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/par/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectNavigator/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectNavigatorGui/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectSeedData/ProcessProperties/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectSeedData/ProjectProperties/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectSeedData/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectSeedData/UserLibraries/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectSeedData/UserPartitions/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/ProjectSeedData/UserSourceFiles/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/runner/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/SrcCtrl/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/STE/bitgen/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/STE/map/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/STE/ngdbuild/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/STE/par/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/STE/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/STE/trce/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/STE/xst/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/taengine/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/trce/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/tsim/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/vhpcomp/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/vlogcomp/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/WebTalk/DesignDataCollection/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/WebTalk/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/xpwr/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/xreport/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/XSLTProcess/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/xst/regkeys
数字钟设计/clock_xdb/tmp/ise/__REGISTRY__/_ProjRepoInternal_/regkeys
数字钟设计/clock_xdb/tmp/ise.lock
数字钟设计/clock_xst.xrpt
数字钟设计/device_usage_statistics.html
数字钟设计/pepExtractor.prj
数字钟设计/test.txt
数字钟设计/xst/dump.xst/clock.prj/ntrc.

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭