文件名称:test5
-
所属分类：
- 标签属性：
- 上传时间：2016-12-27
-
文件大小：357.58kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上
显示相应的键值。在实验中时，数字时钟选择 1KHZ 作为扫描时钟，用四个拨动
开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进
制的值。 实验箱中的拨动开关与 FPGA 的接口电路，以及拨动开关 FPGA 的管脚连
接在实验一中都做了详细说明，这里不在赘述。-The experiment required to complete the task in the role of the clock signal through the input keys displays the corresponding key on the digital tube. In the experiment, the digital clock as scan clock 1KHZ with four toggle switch as input, when the four toggle switch is set when a binary number, display its hexadecimal value in the digital tube. Experimental tank toggle switch with FPGA interface circuit, and a toggle switch FPGA pins are connected to a test done a detailed explanation, not repeat them here.
显示相应的键值。在实验中时，数字时钟选择 1KHZ 作为扫描时钟，用四个拨动
开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进
制的值。 实验箱中的拨动开关与 FPGA 的接口电路，以及拨动开关 FPGA 的管脚连
接在实验一中都做了详细说明，这里不在赘述。-The experiment required to complete the task in the role of the clock signal through the input keys displays the corresponding key on the digital tube. In the experiment, the digital clock as scan clock 1KHZ with four toggle switch as input, when the four toggle switch is set when a binary number, display its hexadecimal value in the digital tube. Experimental tank toggle switch with FPGA interface circuit, and a toggle switch FPGA pins are connected to a test done a detailed explanation, not repeat them here.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
test5/
test5/cnt20.asm.rpt
test5/cnt20.cdf
test5/cnt20.done
test5/cnt20.dpf
test5/cnt20.fit.eqn
test5/cnt20.fit.rpt
test5/cnt20.fit.summary
test5/cnt20.fld
test5/cnt20.flow.rpt
test5/cnt20.map.eqn
test5/cnt20.map.rpt
test5/cnt20.map.summary
test5/cnt20.pin
test5/cnt20.pof
test5/cnt20.qpf
test5/cnt20.qsf
test5/cnt20.qws
test5/cnt20.sim.rpt
test5/cnt20.sof
test5/cnt20.tan.rpt
test5/cnt20.tan.summary
test5/cnt20.vhd
test5/cnt20.vwf
test5/db/
test5/db/cnt20.(0).cnf.cdb
test5/db/cnt20.(0).cnf.hdb
test5/db/cnt20.asm.qmsg
test5/db/cnt20.asm_labs.ddb
test5/db/cnt20.cbx.xml
test5/db/cnt20.cmp.cdb
test5/db/cnt20.cmp.hdb
test5/db/cnt20.cmp.logdb
test5/db/cnt20.cmp.qrpt
test5/db/cnt20.cmp.rdb
test5/db/cnt20.cmp.tdb
test5/db/cnt20.cmp0.ddb
test5/db/cnt20.cmp2.ddb
test5/db/cnt20.db_info
test5/db/cnt20.dbp
test5/db/cnt20.eco.cdb
test5/db/cnt20.eds_overflow
test5/db/cnt20.fit.qmsg
test5/db/cnt20.hier_info
test5/db/cnt20.hif
test5/db/cnt20.map.cdb
test5/db/cnt20.map.hdb
test5/db/cnt20.map.logdb
test5/db/cnt20.map.qmsg
test5/db/cnt20.pre_map.cdb
test5/db/cnt20.pre_map.hdb
test5/db/cnt20.psp
test5/db/cnt20.rtlv.hdb
test5/db/cnt20.rtlv_sg.cdb
test5/db/cnt20.rtlv_sg_swap.cdb
test5/db/cnt20.sgdiff.cdb
test5/db/cnt20.sgdiff.hdb
test5/db/cnt20.signalprobe.cdb
test5/db/cnt20.sim.hdb
test5/db/cnt20.sim.qmsg
test5/db/cnt20.sim.qrpt
test5/db/cnt20.sim.rdb
test5/db/cnt20.sim.vwf
test5/db/cnt20.sld_design_entry.sci
test5/db/cnt20.sld_design_entry_dsc.sci
test5/db/cnt20.syn_hier_info
test5/db/cnt20.tan.qmsg
test5/cnt20.asm.rpt
test5/cnt20.cdf
test5/cnt20.done
test5/cnt20.dpf
test5/cnt20.fit.eqn
test5/cnt20.fit.rpt
test5/cnt20.fit.summary
test5/cnt20.fld
test5/cnt20.flow.rpt
test5/cnt20.map.eqn
test5/cnt20.map.rpt
test5/cnt20.map.summary
test5/cnt20.pin
test5/cnt20.pof
test5/cnt20.qpf
test5/cnt20.qsf
test5/cnt20.qws
test5/cnt20.sim.rpt
test5/cnt20.sof
test5/cnt20.tan.rpt
test5/cnt20.tan.summary
test5/cnt20.vhd
test5/cnt20.vwf
test5/db/
test5/db/cnt20.(0).cnf.cdb
test5/db/cnt20.(0).cnf.hdb
test5/db/cnt20.asm.qmsg
test5/db/cnt20.asm_labs.ddb
test5/db/cnt20.cbx.xml
test5/db/cnt20.cmp.cdb
test5/db/cnt20.cmp.hdb
test5/db/cnt20.cmp.logdb
test5/db/cnt20.cmp.qrpt
test5/db/cnt20.cmp.rdb
test5/db/cnt20.cmp.tdb
test5/db/cnt20.cmp0.ddb
test5/db/cnt20.cmp2.ddb
test5/db/cnt20.db_info
test5/db/cnt20.dbp
test5/db/cnt20.eco.cdb
test5/db/cnt20.eds_overflow
test5/db/cnt20.fit.qmsg
test5/db/cnt20.hier_info
test5/db/cnt20.hif
test5/db/cnt20.map.cdb
test5/db/cnt20.map.hdb
test5/db/cnt20.map.logdb
test5/db/cnt20.map.qmsg
test5/db/cnt20.pre_map.cdb
test5/db/cnt20.pre_map.hdb
test5/db/cnt20.psp
test5/db/cnt20.rtlv.hdb
test5/db/cnt20.rtlv_sg.cdb
test5/db/cnt20.rtlv_sg_swap.cdb
test5/db/cnt20.sgdiff.cdb
test5/db/cnt20.sgdiff.hdb
test5/db/cnt20.signalprobe.cdb
test5/db/cnt20.sim.hdb
test5/db/cnt20.sim.qmsg
test5/db/cnt20.sim.qrpt
test5/db/cnt20.sim.rdb
test5/db/cnt20.sim.vwf
test5/db/cnt20.sld_design_entry.sci
test5/db/cnt20.sld_design_entry_dsc.sci
test5/db/cnt20.syn_hier_info
test5/db/cnt20.tan.qmsg
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.