CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 Windows编程 其他小程序
收藏

文件名称:C5G_LPDDR2_RTL_Test

  • 所属分类：
    Other systems
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2017-05-11
  • 文件大小：
    2.35mb
  • 已下载：
    0次
  • 提 供 者：
    V***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

对SDRAM进行读写测试按下KEY0，将发送测试数据，LED1\2将常量，放开KEY0，LED1\2闪烁，大约25秒后，LED1常量，读写成功。-Read and write tests on the SDRAM press KEY0, will send test data, LED1 \ 2 will be constant, release KEY0, LED1 \ 2 flash, about 25 seconds later, LED1 constant, read and write success.
(系统自动生成,下载前可以参看下载内容)

下载文件列表



C5G_LPDDR2_RTL_Test\Avalon_bus_RW_Test.v
...................\c5_pin_model_dump.txt
...................\C5G_LPDDR2_RTL_Test.cdf
...................\C5G_LPDDR2_RTL_Test.done
...................\C5G_LPDDR2_RTL_Test.fit.smsg
...................\C5G_LPDDR2_RTL_Test.fit.summary
...................\C5G_LPDDR2_RTL_Test.jdi
...................\C5G_LPDDR2_RTL_Test.map.smsg
...................\C5G_LPDDR2_RTL_Test.map.summary
...................\C5G_LPDDR2_RTL_Test.pin
...................\C5G_LPDDR2_RTL_Test.pti_db_list.ddb
...................\C5G_LPDDR2_RTL_Test.qpf
...................\C5G_LPDDR2_RTL_Test.qsf
...................\C5G_LPDDR2_RTL_Test.qws
...................\C5G_LPDDR2_RTL_Test.sdc
...................\C5G_LPDDR2_RTL_Test.sof
...................\C5G_LPDDR2_RTL_Test.sta.summary
...................\C5G_LPDDR2_RTL_Test.tis_db_list.ddb
...................\C5G_LPDDR2_RTL_Test.v
...................\C5G_LPDDR2_RTL_Test_assignment_defaults.qdf
...................\demo_batch
...................\..........\C5G_LPDDR2_RTL_Test.bat
...................\..........\C5G_LPDDR2_RTL_Test.sof
...................\fpga_lpddr2.bsf
...................\fpga_lpddr2.cmp
...................\fpga_lpddr2.ppf
...................\fpga_lpddr2.qip
...................\fpga_lpddr2.sip
...................\fpga_lpddr2.spd
...................\fpga_lpddr2.v
...................\fpga_lpddr2
...................\...........\altdq_dqs2_acv_connect_to_hard_phy_cyclonev_lpddr2.sv
...................\...........\altera_avalon_mm_bridge.v
...................\...........\altera_avalon_sc_fifo.v
...................\...........\altera_avalon_st_pipeline_base.v
...................\...........\altera_mem_if_dll_cyclonev.sv
...................\...........\altera_mem_if_hard_memory_controller_top_cyclonev.sv
...................\...........\altera_mem_if_oct_cyclonev.sv
...................\...........\altera_mem_if_sequencer_cpu_cv_synth_cpu_inst.v
...................\...........\altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench.v
...................\...........\altera_mem_if_sequencer_mem_no_ifdef_params.sv
...................\...........\altera_mem_if_sequencer_rst.sv
...................\...........\altera_mem_if_simple_avalon_mm_bridge.sv
...................\...........\altera_merlin_arbitrator.sv
...................\...........\altera_merlin_burst_uncompressor.sv
...................\...........\altera_merlin_master_agent.sv
...................\...........\altera_merlin_master_translator.sv
...................\...........\altera_merlin_reorder_memory.sv
...................\...........\altera_merlin_slave_agent.sv
...................\...........\altera_merlin_slave_translator.sv
...................\...........\altera_merlin_traffic_limiter.sv
...................\...........\fpga_lpddr2_0002.v
...................\...........\fpga_lpddr2_p0.ppf
...................\...........\fpga_lpddr2_p0.sdc
...................\...........\fpga_lpddr2_p0.sv
...................\...........\fpga_lpddr2_p0_acv_hard_addr_cmd_pads.v
...................\...........\fpga_lpddr2_p0_acv_hard_io_pads.v
...................\...........\fpga_lpddr2_p0_acv_hard_memphy.v
...................\...........\fpga_lpddr2_p0_acv_ldc.v
...................\...........\fpga_lpddr2_p0_altdqdqs.v
...................\...........\fpga_lpddr2_p0_clock_pair_generator.v
...................\...........\fpga_lpddr2_p0_generic_ddio.v
...................\...........\fpga_lpddr2_p0_iss_probe.v
...................\...........\fpga_lpddr2_p0_parameters.tcl
...................\...........\fpga_lpddr2_p0_phy_csr.sv
...................\...........\fpga_lpddr2_p0_pin_assignments.tcl
...................\...........\fpga_lpddr2_p0_pin_map.tcl
...................\...........\fpga_lpddr2_p0_report_timing.tcl
...................\...........\fpga_lpddr2_p0_report_timing_core.tcl
...................\...........\fpga_lpddr2_p0_reset.v
...................\...........\fpga_lpddr2_p0_reset_sync.v
...................\...........\fpga_lpddr2_p0_timing.tcl
...................\...........\fpga_lpddr2_pll0.sv
...................\......

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com