- 200753119211365348 由http://cevx.com/bbs/的ahbbshenfeng提供!1.软件功能: 汉字的显示: UGL/ZINC下汉字的显示 支持16
- PEARL--programmable-virtual-router 中科院PEARL路由器文件
- Contrast directshow框架中
- particle_filter_TOOLBOX 粒子滤波 等数十种工具箱(基于MATLAB)
- H264fordm6467DM6437C642xDM648DM647OMAP35xDM355DM64 h264作用于C64X+这端
- uCos2-6410-u-boot-ok-now OK6410开发板下移至的UCOS系统 包括对应硬件的驱动程序
文件名称:锁相环输入信号建模例程
-
所属分类:
- 标签属性:
- 上传时间:2018-12-27
-
文件大小:550byte
-
已下载:1次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
下载1 (550byte)
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容来自于网络,使用问题请自行百度
锁相环输入信号建模例程,代码注释详细,例如初学者,将输入信号转换成8bit补码数据写入txt文件,可用于FPGA工程测试使用。还可以直接绘出时域波形图,直观比较。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : E4_1_LoopDesign.zip 列表 E4_1_LoopDesign/E4_1_LoopDesign.m
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
