- networktest 一个基于TCP/IP的客户端与服务端的简单模拟程序
- clock_divider clock divider for fpga in verilog and vhdl it contains counter.vhd clock1.v clock
- boxingshuzuzhuanhuanweishuzishuzu 该程序可读取多通道数据采集得到的波形数组数据
- pre_processing 基于短时幅值和短时过零率语音端点检测matlab代码
- android_SNS_jqm 用jquery mobile开发的Android移动社区客户端
- SOD-Segment-based attached file contains matlab code
文件名称:FPGA、VHDL数字钟
-
所属分类：
- 标签属性：
- 上传时间：2011-06-12
-
文件大小：355.5kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
下载1 (355.5kb)
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。