文件名称:jdcbzh.使用VHDL语言实现串并转换模块的实现
介绍说明－－下载内容来自于网络，使用问题请自行百度
使用VHDL语言实现串并转换模块的实现，可在QUARTUS上实现,Use VHDL language string and conversion module, but in QUARTUS
相关搜索： 串并转换
(系统自动生成,下载前可以参看下载内容)
下载文件列表
[FPGA][VHDL]简单的并串转换程序_阿虚的电子小屋.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。