CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:sobel

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [ASM] [源码]
  • 上传时间：
    2012-10-23
  • 文件大小：
    4.78mb
  • 已下载：
    1次
  • 提 供 者：
    蔡****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

Verilog代码实现Sobel算子，包括整个工程，仿真也有。。仿真表明该程序能实现Sobel 算子硬件实现-Verilog，Sobel Operator
相关搜索： sobel verilog Sobel

(系统自动生成,下载前可以参看下载内容)

下载文件列表

sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7.edn
sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7.ngo
sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14.edn
sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14.ngo
sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592.edn
sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592.ngo
sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538.edn
sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538.ngo
sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add.edn
sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add.ngo
sobel/bmg_24_vx4_e54e5a776fc5110c.mif
sobel/bmg_24_vx4_e54e5a776fc5110c.ngc
sobel/globals
sobel/hdlFiles
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7/verilog.asm
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7/verilog.rw
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7/_primary.dat
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7/_primary.dbs
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7/_primary.vhd
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_159cd80bedeb8dd7
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14/verilog.asm
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14/verilog.rw
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14/_primary.dat
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14/_primary.dbs
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14/_primary.vhd
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_a05976c5f0c94e14
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592/verilog.asm
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592/verilog.rw
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592/_primary.dat
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592/_primary.dbs
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592/_primary.vhd
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_ca4e72d019e5d592
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538/verilog.asm
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538/verilog.rw
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538/_primary.dat
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538/_primary.dbs
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538/_primary.vhd
sobel/modelsim/sobel/adder_subtracter_virtex4_7_0_f0f86c7ab6cab538
sobel/modelsim/sobel/align_input/verilog.asm
sobel/modelsim/sobel/align_input/verilog.rw
sobel/modelsim/sobel/align_input/_primary.dat
sobel/modelsim/sobel/align_input/_primary.dbs
sobel/modelsim/sobel/align_input/_primary.vhd
sobel/modelsim/sobel/align_input
sobel/modelsim/sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add/verilog.asm
sobel/modelsim/sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add/verilog.rw
sobel/modelsim/sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add/_primary.dat
sobel/modelsim/sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add/_primary.dbs
sobel/modelsim/sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add/_primary.vhd
sobel/modelsim/sobel/binary_counter_virtex4_7_0_8c95a38a32cd3add
sobel/modelsim/sobel/bmg_24_vx4_e54e5a776fc5110c/verilog.asm
sobel/modelsim/sobel/bmg_24_vx4_e54e5a776fc5110c/verilog.rw
sobel/modelsim/sobel/bmg_24_vx4_e54e5a776fc5110c/_primary.dat
sobel/modelsim/sobel/bmg_24_vx4_e54e5a776fc5110c/_primary.dbs
sobel/modelsim/sobel/bmg_24_vx4_e54e5a776fc5110c/_primary.vhd
sobel/modelsim/sobel/bmg_24_vx4_e54e5a776fc5110c
sobel/modelsim/sobel/cast/verilog.asm
sobel/modelsim/sobel/cast/verilog.rw
sobel/modelsim/sobel/cast/_primary.dat
sobel/modelsim/sobel/cast/_primary.dbs
sobel/modelsim/sobel/cast/_primary.vhd
sobel/modelsim/sobel/cast
sobel/modelsim/sobel/clock_pkg/verilog.asm
sobel/modelsim/sobel/clock_pkg/verilog.rw
sobel/modelsim/sobel/clock_pkg/_primary.dat
sobel/modelsim/sobel/clock_pkg/_primary.dbs
sobel/modelsim/sobel/clock_pkg/_primary.vhd
sobel/modelsim/sobel/clock_pkg
sobel/modelsim/sobel/concat_4544c14410/verilog.asm
sobel/modelsim/sobel/concat_4544c14410/verilog.rw
sobel/modelsim/sobel/concat_4544c14410/_primary.dat
sobel/modelsim/sobel/concat_4544c14410/_primary.dbs
sobel/modelsim/sobel/concat_4544c14410/_primary.vhd
sobel/modelsim/sobel/concat_4544c14410
sobel/modelsim/sobel/concat_66e42f8199/verilog.asm
sobel/modelsim/sobel/concat_66e42f8199/verilog.rw
sobel/modelsim/sobel/concat_66e42f8199/_primary.dat
sobel/modelsim/sobel/concat_66e42f8199/_primary.dbs
sobel/modelsim/sobel/concat_66e42f8199/_primary.vhd
sobel/modelsim/sobel/concat_66e42f8199
sobel/modelsim/sobel/concat_c3e0053cff/verilog.asm
sobel/modelsim/sobel/concat_c3e0053cff/verilog.rw
sobel/modelsim/sobel/concat_c3e0053cff/_primary.dat
sobel/modelsim/sobel/concat_c3e0053cff/_primary.dbs
sobel/modelsim/sobel/concat_c3e0053cff/_primary.vhd
sobel/modelsim/sobel/concat_c3e0053cff
sobel/modelsim/sobel/constant_013cfe4c54/verilog.asm
sobel/modelsim/sobel/constant_013cfe4c54/verilog.rw
sobel/modelsim/sobel/constant_013cfe4c54/_primary.dat
sobel/modelsim/sobel/c

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com