文件名称:HDLC
介绍说明－－下载内容来自于网络，使用问题请自行百度
hdlc设计，包括flag检测，插0、串并转换等设计，采用verilog编程。-hdlc design, using verilog
相关搜索： HDLC
(系统自动生成,下载前可以参看下载内容)
下载文件列表
rtl/FCS_Generator.v
rtl/Flag_Abort.v
rtl/Parallel_Serial.v
rtl/Transmitter.v
rtl/Zero_Insertion.v
rtl/Transmit_Control.v~
rtl/Transmit_Control.v
rtl
rtl/Flag_Abort.v
rtl/Parallel_Serial.v
rtl/Transmitter.v
rtl/Zero_Insertion.v
rtl/Transmit_Control.v~
rtl/Transmit_Control.v
rtl
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。