文件名称:uart_VHDL
介绍说明－－下载内容来自于网络，使用问题请自行百度
uart的vhdl实现代码
分模块设计和状态机设计
不错的，用它没错-UART achieve the VHDL code modular design and state machine design good, the right to use it
分模块设计和状态机设计
不错的，用它没错-UART achieve the VHDL code modular design and state machine design good, the right to use it
(系统自动生成,下载前可以参看下载内容)
下载文件列表
uart_VHDL/xmit_rcv_control_fsm.vhd
uart_VHDL/clock_divider.v
uart_VHDL/control_operation_fsm.vhd
uart_VHDL/cpu_interface_rtl.vhd
uart_VHDL/serial_interface_rtl.vhd
uart_VHDL/status_registers_rtl.vhd
uart_VHDL/tester.v
uart_VHDL/uart_tb.v
uart_VHDL/uart_top_rtl.vhd
uart_VHDL/address_decode_rtl.vhd
uart_VHDL
www.dssz.com.txt
uart_VHDL/clock_divider.v
uart_VHDL/control_operation_fsm.vhd
uart_VHDL/cpu_interface_rtl.vhd
uart_VHDL/serial_interface_rtl.vhd
uart_VHDL/status_registers_rtl.vhd
uart_VHDL/tester.v
uart_VHDL/uart_tb.v
uart_VHDL/uart_top_rtl.vhd
uart_VHDL/address_decode_rtl.vhd
uart_VHDL
www.dssz.com.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。