搜索资源列表
chengfa-verilog
- booth乘法器verilog代码.利用移位和加法来实现乘法-verilog
add_tree_mult
- ＦＰＧＡ的ｖｒｉｌｏｇ ＨＤＬ代码，树型乘法器-FPGA-vrilog HDL code, tree multiplier
booth_mult
- ＦＰＧＡ的ｖｒｉｌｏｇ ＨＤＬ代码，布尔乘法器-FPGA-vrilog HDL code, the Boolean multiplier
songer
- 根据给出的乘法器逻辑原理图及其各模块的VHDL描述，学习利用数控分频器设计硬件乐曲演奏电路-According to the logic given multiplier module schematic and its VHDL descr iption, learning to use the numerical design of the hardware musical performances divider circuit
fourkindmultiply
- 给出了几种常用乘法器的设计代码 ，读者通过比较可以得出乘法器的设计方法-Given the design of several common multiplier code, the reader can be drawn by comparing the design method of multipliers
32bitBoothmultiplier
- 32位布思乘法器VHDL实现，2个32位数相乘-32-bit Booth multiplier VHDL implementation, two 32-digit multiplication
VHDLonfir
- FIR滤波器在VHDL中使用(顺序)PROCESS声明或者是加法器和乘法器的“组件 实例”来实现-FIR filter in VHDL use (in order) PROCESS statement or the adder and the multiplier " component instance" to achieve the
post_norm_mul
- 符合IEEE754标准的32位浮点流水线乘法器 采用移位相加算法，-32-bit floating point pipeline multiplier on IEEE754 standard
adder
- 此程序是用verilog语言编写的8位加法树乘法器，这种乘法器速度快，可以实现一个周期输出一个结果…-This program is written in verilog language 8-bit adder tree multiplier, the multiplier speed and the ability to achieve a cycle of output of a result ...
mult
- 应用硬件描述语言VHDL实现简单的乘法器设计，好用-Application of Hardware Descr iption Language VHDL multiplier to achieve a simple design, easy to use
GAFF
- 伽罗华域GF（q）乘法器设计,完整的源代码。-Galois field GF (q) multiplier design, the complete source code.
sopc_led_bf
- 基于FPGA 乘法器实验 内全部管脚分配都已弄好 -multiprocessor based on FPGA
example
- 我FPGA开发板的程序！！！包括数、码管iic、VGA、乘法器、串口。加法器、比较器、状态机等等等了，主要是VHDL的也有部分好似Verilog的。参考下吧-verilog...vga..uart...add...etc..
mult
- 乘法器的的FPGA实现，内附Xilinx的ISE软件下的工程及仿真！-Multiplier of the FPGA, Xilinx' s ISE software included under the engineering and simulation!
chengfaqi
- 乘法器 靠移位实现，其中包括一些创新的思想，把vhdl和c语言的区别区分开来-Multiplier achieved by displacement, including some innovative thinking, and c to vhdl language to distinguish the difference between
yunchengxu
- 内附几十种小程序，有状态机、比较器、波形发生器、乘法器、加法器、步进电机控制器等，希望大家能用的上。-Containing dozens of small programs, for reference，This is about FPGA,a tool ,we can study,but in ourselves.
mul88
- vhdl语言编写的8X8的乘法器，可运行-vhdl language of the 8X8 of the multiplier, can be run
wallace
- wallace tree 用于16位乘法器的verilog 的 wallace tree代码 -wallace tree verilog file. 16bit wallace tree adder.
chengfa
- 可编程器件已有很久的发展历史了，其功能之卓越和成熟已经令当今的电子工程师们赞叹不已，除了它体积小、容量大、I/O口丰富、易编程和加密等优点外，更突出的特点是其芯片的在系统可编程技术。四位乘法器程序,VHDL语言,仿真图形 开发-four process
mul64
- 64位乘法器设计实验是我在科大的第一个课程设计，verilog程序的熟练掌握对于微电子专业的学生来讲是非常必要的，对于此次设计我也花费了很长时间。 本设计分为3个部分，即控制和（1）状态选择部分，（2）乘法器部分，（3）加法器部分。 以下我将按此顺序进行说明。需要指出的是，在实际设计中的顺序恰好是颠倒的，这与设计思路有关，在刚开始的时候由于对整体没有一个很好的把握就先选择最简单的一部分几加法器开始入手，然后就是乘法器，最后作乐一个状态控制电路将两部分联系起来。 -A 64-bit m