搜索资源列表
sum
- Javaweb编写的加法器,在网页中计算的,有加,减,乘,除四个功能-Javaweb preparation of the adder, in the calculation of the page, there is add, subtract, multiply, divide the four functions
adder3
- 此源代码是基于Verilog语言的七人投票表决器 、2 个 8 位数相乘 、8 位二进制数的乘法 、同一循环的不同实现方式、使用了`include 语句的 16 位加法器 、条件编译、加法计数器中的进程、任务、测试、函数、用函数和 case语句描述的编码器、阶乘运算函数、测试程序 、顺序执行、并行执行,特别是七人投票表决器,这是我目前发现的最优的用硬件描述的源代码。-The Verilog language source code is based on the seven-vote, and
adder
- 加法器和累乘器,利用加法器和累乘器求所输入数的和与积。-Adder and multiplicative, using adder and multiplicative by the number of input and product.
modulo-2^n-2^k-1-adder
- 用Verilong语言编写的模2^n-2^k-1加法器,该加法器多用于基于余数系统的蒙哥马利模乘运算。 -Implementation of modulo 2^n-2^k-1 adder Using Verilog.This adder can be use for RNS Montgomery Multiplication
multiplier_8bit_top
- 两个8bit无符号整数相乘,模块分为控制模块和数据路径(Two 8bit data multiplies)
DIV
- 将两个32 有符号数相除,得到一个32 位商和余数,其中余数符号与被除数符号相同。(Two 32 Division has a number of symbols, get a 32 bit quotient and remainder, the remainder with the same divisor symbol symbol.)
MULT
- 将两个 32 有符号数相乘,得到 一个 64 位带符号数(By multiplying two 32 signed numbers, we get a 64 bit signed number.)
vhdl
- 用VHDL语言实现CD4527(BCD比例乘法器)仿真(The simulation of CD4527(BCD proportional multiplier))
DWT_verilog-code
- 图像压缩是图像处理中的一个重要课题,在减少图像尺寸以实时传输和存储方面起着非常重要的作用。许多标准推荐使用DWT进行图像压缩。DWT的计算复杂度对基于DWT的图像压缩算法的实时使用提出了重大挑战。在本文中,我们提出了一种改进的提升方案来计算近似和详细的DWT系数。修正的方程使用右移运算符和6位乘法器。计算中的层级减少到一个,从而最小化延迟和增加吞吐量。ViTEX-5 FPGA上实现的设计工作在180 MHz,功耗小于1W的功率。该设计占用了FPGA上不到1的LUT资源。所开发的体系结构适合于FP
wallace_multiplier
- 华莱士树乘法器,运用了华莱士树状结构和布斯算法,提高了速度(The Wallace tree multiplier uses the Wallace tree structure and the Buss algorithm to increase speed)
8点fft
- 用quartus软件、verilog语言编写的8点fft源代码,代码简单易懂,整个代码只用了一个乘法器和一个加法器