搜索资源列表
frame_sync
- 帧同步模块的Veriolog源码。 在ModelSim下的一个工程。有测试文件。-frame synchronization module Veriolog source. The ModelSim of a project. A test document.
mp3-AT89C51SND1C
- AT89C51SND1具有以下功能： *MP3硬件解码器 -单独的MP3解码器 -支持48，44.1, 32, 24, 22.05, 16KHz采样频率 -左右声道独立的音量控制(软件使用31级) -重低音、中音、高音均衡控制(31级) -重低环绕声效果 -辅助数据输出 -“CRC错误”和“MPEG帧同步”指示-AT89C51SND1 has the following functions : * MP3 decoder hardware-alone MP3 dec
tryGUI
- 超宽带系统链路matlab仿真程序 超宽带系统简单仿真平台，有简单界面.包括可替换的脉冲成型（半余弦脉冲）、IEEE802.15.3a的修正SV信道、最大似然信道估计、Rake接收机等模块，可以实现monte carlo仿真求误码率。可添加多址接入、编码等功能（维特比编解码、帧同步的程序由本人同学编写）。入口主程序uwbsim.m 编解码程序：bin2deci.m；bini2deci.m；deci2bin.m VITRBI.m 信道及信道估计：ch_est.m；chan
sdh
- 帧同步检测源码，包括同步跟踪模块，fifo,分频模块，还有系统的测试平台-frame synchronization source detection, including synchronous tracking module, fifo, frequency module, and system test platform
UWBsimulator
- 自己编写的超宽带系统简单仿真平台，有简单界面.包括可替换的脉冲成型（半余弦脉冲）、IEEE802.15.3a的修正SV信道、最大似然信道估计、Rake接收机等模块，可以实现monte carlo仿真求误码率。可添加多址接入、编码等功能（维特比编解码、帧同步的程序由本人同学编写）。入口主程序uwbsim.m 编解码程序：bin2deci.m；bini2deci.m；deci2bin.m VITRBI.m 信道及信道估计：ch_est.m；channel.m；channelgenerator
pcm13
- ＰＣＭ采编器器系统是一种常用的遥测设备，它可以采集多路数据并进行通信传输和数据处理，PCM 采编器控制采集各个数据通道数据的时序，并加上帧同步码形成一定格式的数据，再进行并/串转换，形成串行数据流送到调制设备供传送。-PCM Editor System is a common telemetry equipment, It can be multi-channel data acquisition and communication transmission and data processin
xsi
- verilog 实现帧同步,比较简短的一个程序-verilog achieve frame synchronization, a relatively short procedure
tlv1544
- TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引脚提供输入／输出时钟8序列，当由DSP提供的帧同步脉冲到来后
1
- 1、用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。 2、用数字信源、数字终端、数字调制、2DPSK解调、载波同步、位同步及帧同步等七个模块构成一个理想信道时分复用2DPSK通信系统并使之正常工作。 3、用数字信源、数字终端、数字调制、2FSK解调、位同步及帧同步等六个模块，构成一个理想信道时分复用2FSK通信系统并使之正常工作。-1, with the number of source modules, digital te
3
- 此程序为扩频程序，包括完整的通信编码，如信道估计，帧同步和载波同步等，，通过测试程序无误，欢迎下载-failed to translate
OFDM-frame-synchronization
- 基于能量差分的ofdm帧同步算法matlab程序，可以运行-OFDM frame synchronization based on energy difference of the received preamble，can run
tongbu
- 1、搜索出数据流中的帧同步字信号，并给出帧同步标志。 2、系统工作开始后，要连续3次确认帧同步字进入锁定状态后才输出帧同步标志。 3、在锁定状态时，如连续出现3次错误的帧同步字，则帧同步标志输出无效，系统重新进入搜索状态；否则继续输出有效的帧同步标志。 -1, the search for the data stream signal in the frame synchronization word and frame synchronization flag is given.
frame detect
- 帧同步搜索电路，检查帧同步所在，VHDL程序-frame detect
Frame-synchronization
- FPGA 帧同步源代码 调试无错误 ALTERA 平台-Frame synchronization FPGA
syn_search
- 设计一检测电路，搜索帧同步码。要求在搜捕态能够正确地从数据流中提取帧同步码，在达到一定设计要求时进入稳定同步态。同时，要求帧同步检测电路具有一定的抗干扰能力，在稳定同步态发现帧失步次数超过设计要求时，系统要进入搜捕状态。-Design a detection circuit, the search frame synchronization code. Required to search state can correctly be extracted from the data stream
帧同步
- 这是一个可以实现帧同步的编码，应用verilog编码(This is a coding that can implement frame synchronization, using Verilog coding)
matlab实现dvbt2_syn
- DVB-T2帧同步模块，先做了matlab实现可以实现效果，再转到FPGA上进行了实现；里面还有复数小数转二进制以及二进制转复数小数的代码(The DVB-T2 frame synchronization module is implemented first by MATLAB, and it can achieve the effect. Then it is implemented on FPGA. There are also codes for complex decimal to b
CPFSK
- 该工程是有关CPFSK（连续相位调制）的完整工程。帧结构包含训练序列、前导码、同步码、数据长度等信息，使用正交调制方式产生CPFSK的信号，生成基带IQ数据。接收端包含帧同步、滤波、解算长度等算法。可实现任意长度字符串的无线发送与接收。工程十分完整喝强大，可直接用于各大SDR平台的验证。(The project is a complete project of CPFSK (continuous phase modulation). The frame structure contains tr
数字通信系统中的帧检测和频偏矫正
- 编写Labview程序，实现帧同步与频偏矫正 设计出包含帧同步的基本数字通信系统，并用USRP进行算法性能验证； 观察符号定时之后的星座图；
帧同步
- 输入数据data为8 bit并行数据流，基本结构为数据帧，帧长为10字节。系统工作开始后，要连续3次确认帧同步字进入锁定状态后才输出帧同步标志。