搜索资源列表
SD-LEDcontroller
- 本控制器适用于控制LED全彩发光字、LED全彩数码灯管、LED全彩幕墙灯、LED全彩点光源及小型LED脱机静态显示屏。采用大容量SD卡存储花样数据,读取文件的方式播放花样,其存储的花样帧数由SD卡的容量决定,操作简单方便。播放文件由电脑软件生成，只需将生成的文件复制到SD卡中即可播放。单口最大可控制1024全彩像素点，每种颜色最大可实现256级灰度显示。通过按键拨码可选择花样列表中的前16个花样单独播放，8级播放速度。多台控制器可通过同步信号线由其中的一台控制同步播放或通过LED同步主控器来控制
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步.-The mo
CDD
- 基于4G中802.16m系统的帧结构，通过运用发射分集技术提高其在瑞利信道中初始同步性能。-Based on 4G in the 802.16m system s frame structure, through enhances it using the launch diversity technology in the Rayleigh channel the initial synchronized performance.
MIMO-OFDM-Systems-Based-on-Preamble-
- MIMO OFDM 技术将成为第4 代移动通信系统的关键技术, 因MIMO OFDM 对时间和频率偏移非常敏感, 因此MIMO OFDM 同步显得尤为重要。提出了一种新的MIMO OFDM 定时同步和频偏同步技术。以GCL 序列为基础设 计了一个新的符合MIMO OFDM 同步技术的导频序列, 通过对该导频序列进行2 次相关得到频率估计, 并将所得频率 运用到定时同步中, 得到更为准确的时间估计
SDI_PassThru_VHDL_Virtex5_ise12_2
- SDI_PassThru_VHDL是针对Virtex5 LXT FPGA的SDI码流从GTP收端环出到发端的一个完整工程，源自于Xilinx提供的源码，不一样的是去掉了开发板ml571所要求的昂贵的收发时钟同步子板，经过长时间的调试后，终端电视仍然可以显示，但是会丢帧。（收发时钟不同步，丢帧和收不到SDI码流都是正常的）-SDI_PassThru_VHDL for SDI application in the Virtex 5 FPGA board
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步.-The fu
syn_detc
- Verilog语言的同步帧检测模块，适用于pcm通信系统，本模块可检测的同步帧为100110-The synchronization frame detection module implemented use Verilog language,for pcm communication system, the module can detect synchronization frame for 10,011,011
MMSE
- 适用于LTE标准下的最大似然估计的ML粗同步检测方法，适用于LTE标准FDD模式，普通帧结构类型-ML crude synchronous detection method applicable to the LTE standard maximum likelihood estimation for LTE standard FDD mode, the general frame structure type
mcbsp1
- mcbsp实例，在多帧模式下，使用采样率发生器同步帧，将McBSP配置为数字环回模式与32位数据传输格式-mcbsp instance, in the multi-frame mode, the sample rate generator synchronization frame, the McBSP configured as a digital loopback mode
T30-improve
- 采用与传统加密传真通信不同的点对点传输方法, 根据传真通信协议的特点, 针对商密的特殊要求, 对T 30 通信协 议进行改造, 研究出一种无中心密钥分配新方法. 介绍了通过改造T 30 通信协议, 把对称、非对称密码算法结合到T30 协议 中 用自定义非标帧进行身份鉴别和起点密钥分发 在C 进程采用附加密码算法解决页工作密钥同步等问题.-Different point-to-point transmission method with the conventional encryptio
UART_RS232(verilog)
- /本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作
UART_RS232(VHDL)
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状
CAN-basic
- 恒润对于CAN通信原理、驱动、数据帧、位同步、波特率计算等的详细描述。汽车CAN通信设计必备资料。-Hengrun for CAN communication principle, drive, data frame synchronization bits, baud rate calculation such as a detailed descr iption of Automotive CAN communication design essential information.
Design-mode
- 软件架构作业参考：要求：请用观察者模式、适配器模式和迭代器三种模式，来实现第三个（下排一个）帧（Frame）的状态变更导致第一个和第二个帧的状态的同步变更。-Software Architecture Job Reference: Requirements: with observer mode, the adapter mode and iterators three modes to achieve the state of the third (bottom row) frame (Fra
hge-dx9-video-flash
- HGE引擎修改。 1：dx8修改为dx9，帧率不做垂直同步，例子完整。 2：完美支持视频播放，创建视频纹理，可以随意使用。 3：添加雪花粒子系统类。 4：简单的视频滤镜，黑白、灰度。要修改代码才能看到，默认为无滤镜。 5：FLASH的支持，支持播放SWF。 注意：编译的可能会提示dxtrans.h文件找不到，解决办法注释掉该文件包含就可以！-HGE engine modifications. 1: dx8 modified dx9, not vertical sync frame, com
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步-The mod
VHDLRS232Slave
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
uart-to-GPIO.vhd
- -- Filename ﹕ uart.vhd -- Author ﹕ZRtech -- Descr iption ﹕串口接收与发送程序 -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证-- 程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位-- 8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波-- 特率。程序当前设定的div_
VHDL
- odule vga_timing ( input wire clk_i, //输入时钟 40MHz input wire reset_i, //输入复位信号 output wire vga_pixel_flag, //输出像素有效 output reg vga_line_o, //输出水平信号 output reg vga_field_o, //输出垂直信号 output reg vga_frame_o //输出帧开始信号 ) //////////
Dec_mul
- 时间同步后即可确定每帧数据的起始位置，这样就能完整的截取下每一帧。但是，数据中还带有频偏信息。在常规的通信系统中，多普勒很小仅仅会带来很小的频偏，但是在大多普勒的情况下，频偏将非常大，20马赫的速度将会带来将近34K的频偏。因此，如何很好的纠正频偏即为本系统的难点。 OFDM中，我们将大于子载波间隔倍数的频偏称为整数倍频偏，而将小于一个子载波间隔的频偏称为小数倍频偏。频偏矫正精度只要能保证小于十分之一倍的子载波间隔，频偏就不会对均衡和解调造成影响。本文中我们借鉴这种思想，由于硬件资源限制，我