CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字时钟设计

搜索资源列表

  1. 基于单片机的等效采样示波器设计

    1下载:
  2. 介绍了基于单片机系统的精密时钟发生电路对高频信号J@1CDNFO1CD[ 进行等效采样的方法!设计并实现一个模拟带宽为@CDNFO1CD 的简易数字示波器"
  3. 所属分类:文档资料

    • 发布日期:2009-08-05
    • 文件大小:57489
    • 提供者:liuming797
  1. EDA课程设计多功能数字时钟报告

    0下载:
  2. 所属分类:编程文档

  1. 微机原理课程设计

    1下载:
  2. 打字练习程序设计 交通灯控制模拟程序设计 霓虹灯控制模拟程序设计 学生综合素质成绩统计程序设计 简易电话号码簿程序设计 单词记忆测试器程序设计 键盘数字输入训练器程序设计 简易电子琴程序设计 简易电子音乐播放程序设计 电子日历时钟系统程序设计 电子密码锁程序设计
  3. 所属分类:汇编语言

  1. 单片机电子时钟的设计

    1下载:
  2. 数字电子钟具有走时准确,一钟多用等特点,在生活中已经得到广泛的应用。虽然现在市场上已有现成的电子钟集成电路芯片,价格便宜、使用也方便,但是人们对电子产品的应用要求越来越高,数字钟不但可以显示当前的时间,而且可以显示期、农历 、以及星期等,给人们的生活带来了方便。另外数字钟还具备秒表和闹钟的功能,且闹钟铃声可自选,使一款电子钟具备了多媒体的色彩。单片机具有体积小、功能强可靠性高、价格低廉等一系列优点,不仅已成为工业测控领域普遍采用的智能化控制工具,而且已渗入到人们工作和和生活的各个角落,有力地推动
  3. 所属分类:报告论文

    • 发布日期:2012-05-23
    • 文件大小:699294
    • 提供者:kuanggeyaoqin
  1. daima.用VHDL语言设计一个数字秒表

    1下载:
  2. 用VHDL语言设计一个数字秒表: 1、 秒表的计时范围是0秒~59分59.99秒,显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用,按下一次复位开关,计时器清零。 4、 具有开始/停止功能,按一下开关,计时器开始计时,再按一下,停止计时。系统设计分为几大部分,包括控制模块、时基分频模块、计时模块和显示模块等。其中,计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成,其中毫秒位、十毫秒位、秒位和
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-26
    • 文件大小:4767
    • 提供者:SAM
  1. 2011年电子设计大赛e题《简易数字信号传输分析仪》

    0下载:
  2. 2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码,实现后端采样同步时钟-E Electronic Design Contest 2011 problem " simple digital signal transmission analyzer" verilog source code sample to achieve the back-end clock synchronization
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-09
    • 文件大小:2978727
    • 提供者:liu
  1. c822.rar

    0下载:
  2. 关于FPGA的一个设计,用FPGA来实现数字示波器,采样时钟为250M,On a FPGA design, FPGA to realize digital oscilloscope, the sampling clock for the 250M
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:679957
    • 提供者:zengxianzhou
  1. TMS320LF2407

    0下载:
  2. 第0章绪论.数字信号处理器(DSP)综述 第1章TMS320LF240X系列DSP概述 第2章系统配置和中断 第3章存储器及I/O空间 第4章时钟和低功耗模式 第5章数字输入输出 第6章事件管理器(EV) 第7章模数转换(ADC)模块 第8章串行通信接口(SCI) 第9章串行外设接口SPI 第10章CAN控制器模块 第11章看门狗(WD)定时器 第12章DSP开发工具与开发环境 第13章DSP程序设计 ————主要内容: (1)DSP C语
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-16
    • 文件大小:4434471
    • 提供者:guxiaobin
  1. vhdlclock

    0下载:
  2. EDA设计实验,用VHDL编写的数字时钟代码,能显示分,秒,小时。根据所设置的频率不同,能够调整时间快慢。-EDA design of experiments, prepared by VHDL code digital clock showing the hours, seconds, hours. According to the frequency of different settings, time to adjust speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1659
    • 提供者:林怡
  1. shuziluoji

    1下载:
  2. 数字逻辑课程设计,基于EWB软件设计一个数字电子时钟,要求能实现十二进制和二十四禁止的转换,有秒时分的显示,用74160实现的-Digital logic design, EWB-based software to design a digital electronic clock, the requirements to achieve 10 and 24 the prohibition of binary conversion, the second night of the show, w
  3. 所属分类:Education soft system

    • 发布日期:2017-04-02
    • 文件大小:86829
    • 提供者:xxj
  1. C

    0下载:
  2. 我这次上传的是关于嵌入式C语言程序设计的程序源码,一次是以下几个程序:数字时钟1;LCD的显示控制;数字时钟2;电子音乐;步进马达;D/A转换器;绘图形显示器;RS232-My upload is about the Embedded C language source program design process, one is the following procedure: Digital Clock 1 LCD display control digital clock 2 ele
  3. 所属分类:CSharp

    • 发布日期:2017-03-31
    • 文件大小:10528
    • 提供者:陈凡
  1. shzi

    1下载:
  2. 数字钟的单片机实现,有详细的源码及解释 算法结构清晰,对单片机学习者非常有用 对于电子专业的,拿来当课程设计也是相当不错的 功能有: 1,完成秒/分/时的依次显示并正确计数; 2,秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3,定时闹钟:实现整点报时,有扬声器发出报时声音; 4,时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5,可以清零;完成暂停;可以随时记时、暂停后记录数据。-The single-chip
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:26658
    • 提供者:何强
  1. Simple_digital_circuit_design

    0下载:
  2. 简单的数字电路设计,全部由分立的IC实现,实物已经做出过。实现两个四位二进制数相加,和一个四位二进制移位的功能。仿照MCU指令进行设计,有2位二进制操作码,8位输入和5位输出端,内部时钟控制电路。对于了解8位或者16位的MCU指令时序逻辑有点帮助.-Simple digital circuit design, all of the IC to achieve the separation, in-kind has been made. The achievement of the two add
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:38350
    • 提供者:径遂
  1. digitlock

    0下载:
  2. 该程序可实现数字时钟功能,具有动态显示和人性化设计,里面还有很多巧妙的功能啊-The program can achieve functional digital clock with a dynamic display and user-friendly design, there is also a lot of clever features ah
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-09
    • 文件大小:1916393
    • 提供者:john
  1. sheji2

    0下载:
  2. 一个秒表的硬件设计,学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。-The hardware design of a stopwatch, learn basic digital circuit in the RS flip-flops, monostable multivibrator, the clock generator and counting, decoding display unit integrated circuit applic
  3. 所属分类:Other systems

    • 发布日期:2017-04-16
    • 文件大小:130758
    • 提供者:周妮
  1. yejingshuzizhong

    0下载:
  2. 应用在51单片机控制的数字时钟上,在设计上采用硬件计数与软件计数相结合的方式,并且定时器T0采用了中断方式,优先级最高。-51 single-chip control applications in the digital clock on the design of hardware and software count a combination of counting and the use of the T0 timer interrupt, the highest priority.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-14
    • 文件大小:5444
    • 提供者:wang
  1. 24

    0下载:
  2. 简单的数字时钟EDA设计,并通过电路的仿真和硬件验证,进一步了解计数器的特征和功能。-Simple digital clock EDA design, and through circuit simulation and hardware verification, and further understanding of the characteristics and functions of counters.
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-14
    • 文件大小:3451891
    • 提供者:xxy
  1. functionalelectronicbell

    0下载:
  2. 本文设计实现的是一个多功能数字电子钟,其功能为:24小时制时、分、秒的时间显示,具有整点报时功能;年、月、日及星期的日历显示;具有秒表功能;可显示当前环境温度;可通过按键对各时间信息进行调整。系统采用单片机AT89C52作为主控芯片。系统中的显示模块采用LCD1602液晶显示器实现。LCD1602可以显示两行字符,每行16个字符,能够满足本系统的显示要求。系统中的温度采集模块采用DS18B20芯片实现。DS18B20体积小,其输出量是数字量,可直接与单片机通信,且为单总线传送,可简化电路,大大减
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:88758
    • 提供者:王军超
  1. VHDl

    0下载:
  2. 多功能数字时钟的设计,很有用的毕业设计哦-very useful vhdl colock design
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:34103
    • 提供者:葛煜
  1. clock

    0下载:
  2. 基于VHDL的数字时钟的设计,能直接在开发板上看到运行结果-VHDL-based design of the digital clock can be seen directly in the development of on-board results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:766798
    • 提供者:lie
« 1 2 3 4 5 6 78 9 10 11 12 ... 19 »
搜珍网 www.dssz.com