CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字钟

搜索资源列表

  1. clock

    0下载:
  2. 本设计主要研究基于FPGA的数字钟,要求时间以24小时为一个周期,显示年、月、日、时、分、秒。具有校时以及报时功能,可以对年、月、日、时、分及秒进行单独校对,使其校正到标准时间。-This design is the main research based on FPGA digital clock, required time to 24 hours for a cycle, display date and time, minutes and seconds. The strike has
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:160497
    • 提供者:张伟
  1. VerilogHDLshuzizhong

    0下载:
  2. 本设计的数字钟,要求显示格式为小时—分钟—秒钟,分别在8个七段LED数码管上以动态分时扫描的方式显示,附加功能:有调时模式,增加秒表功能-The design of the digital clock, required to display format for hours-minutes-seconds, respectively in eight seven LED digital tube for dynamic points the way to scan showed that ad
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:108103
    • 提供者:张伟
  1. EWB_eclock

    1下载:
  2. 用方波信号发生器发出1HZ的稳定的方波信号作为CP信号输入 ,秒计数器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“23翻0”规律计数,计数器经译码器送到显示器;计数出现误差可用校时电路进行校时、校分、校秒。并具有可整点报时与定时闹钟的功能。 本数字钟的功能列表如下: 1)基本功能:秒、分钟、小时计时、显示及校对; 2)整点报时功能:在每小时59分50秒开始500Hz频率发声提示,整点时1000Hz发声,之后声音停止; 3)定时报闹功能:可设定闹钟定点报闹,可用开
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:691010
    • 提供者:xr
  1. A-digital-clock-program

    0下载:
  2. 做一个基于STC89C52RC的简易的单片机数字钟。该数字钟有8个共阴极的七段数码管,通过切换可以分别显示时间,日期以及闹钟设置。-Do a STC89C52RC based on the simple single-chip digital clock. The digital clock has eight of the cathode tube seven segment digital, through the switch can respectively show the time,
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:5888
    • 提供者:媚媚
  1. suzizhong

    0下载:
  2. 数字钟程序,可以实现年、月 、日、时间的显示,同时还具备闹钟功能-Digital clock program, year, month, day, time, and also have the alarm clock function
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1320
    • 提供者:wwww
  1. 5.1-PCF8563

    0下载:
  2. 基于pcf8563的数字钟设计,erilog语言编写,以调试-digital clock based on erilog langrage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2426247
    • 提供者:万云
  1. 11143

    0下载:
  2. 漂亮的数字钟,很不错的VB源码,适合VB爱好者学习研究。-Beautiful digital clock, a very good VB source code for VB enthusiasts to learn.
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:1882
    • 提供者:speak05
  1. aiqingmaimai

    0下载:
  2. 数字钟蜂鸣器音乐——爱情买卖,很时尚的闹钟音乐代码,经测试,很有感觉。-Digital clock buzzer music- love trading, very stylish alarm clock music code, tested, great feeling.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:1337
    • 提供者:tjj
  1. ds1302

    0下载:
  2. ds1302 ATMEGA16L 数字钟的实现-ds1302 ATMEGA16L
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:68174
    • 提供者:王金华
  1. clock

    0下载:
  2. 采用FPGA实现数字钟功能,包括调时调分整点报时等功能。-FPGA Implementation of a digital clock function, including the tune when the tune points the whole point timekeeping functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1262
    • 提供者:
  1. shuzizhong

    0下载:
  2. 单片机课程设计,数字钟,带1602显示功能。-SCM course design, a digital clock, with 1602 display function.
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:28455
    • 提供者:邓亚风
  1. clock

    0下载:
  2. 数字钟,时钟芯片为DS1302,显示屏为LCD1602,单片机为51,具有闹钟,整点报时,乐曲播放,倒计时,秒表等功能-Digital clock, clock chip DS1302, the display is the LCD1602, microcontroller 51
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:111877
    • 提供者:陈胜
  1. digital

    0下载:
  2. 原创-verilog数字钟-基于quartus-显示时分秒-整点报时-设置时段不报时-欢迎下载-Original-Verilog digital clock-based on quartus- Displays minutes and seconds- the whole point of time- set time period does not chime- Welcome to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:37069020
    • 提供者:tiphen
  1. chengxu

    0下载:
  2. 用VHDL自己写的,关于循环灯和数字钟的试验程序,循环灯是12个灯循环旋转,可以控制速度以及转向。 数字钟可以实现显示时间,闹钟,并且可以对时间闹钟进行时间调整,整点,以及闹钟均可以通过蜂鸣器提醒-Use write VHDL own, testing procedures on the cycle lamp and digital clock, the circular lamp is 12 light cycle rotation, can control the speed and s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:14047
    • 提供者:zhang yue hui
  1. clock

    0下载:
  2. 单片机数字钟,6led显示,可设置3个闹铃,汇编语言,完美运行-Microcontroller digital clock
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:68233
    • 提供者:ck
  1. clock1

    0下载:
  2. VHDL语言实现多功能数字钟设计:(1) 计时功能:这是本计时器设计的基本功能,每隔一分钟计时一次,并在显示屏上显示当前时间。 (2) 闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出蜂鸣声。 (3) 设置新的计时器时间:用户用数字键‘0’~‘9’输入新的时间,然后按 "TIME"键确认。 (4) 设置新的闹钟时间:用户用数字键“0”~“9”输入新的时间,然后按“ALARM”键确认。过程与(3)类似。 (5) 显示所设置的闹钟时间:在正常计时显示状态下,用户直接
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:346217
    • 提供者:雪圣
  1. SHIZHONG

    0下载:
  2. 在89C51上实现数字钟,具有显示,调整功能,具有万年历模块,闹钟模块,可实现闰年。-89C51 on the digital clock with a display adjustment function, perpetual calendar module, alarm module, can achieve a leap year.
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:4608
    • 提供者:周润发
  1. digitalclock

    0下载:
  2. 八段数码管的数字钟汇编代码,能够实现秒钟自动加一,有时,分,秒按键的校时功能。-the asm of digital clock,and you can correct the time by clicking the button.
  3. 所属分类:assembly language

    • 发布日期:2017-04-11
    • 文件大小:1260
    • 提供者:董涛
  1. ds1302led

    0下载:
  2. 用C语言编写的ds1302数字钟程序,附有电路图可以仿真。-Ds1302 digital clock program written in C, with a circuit diagram can be simulated.
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:20240
    • 提供者:hxh
  1. SEG7_Timer

    0下载:
  2. 里面主要写的是数字钟的代码,程序准确,请大家放心下载-Which is mainly to write is the code of the digital clock and accurate procedures, please rest assured download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9039451
    • 提供者:博远
« 1 2 ... 41 42 43 44 45 4647 48 49 50 »
搜珍网 www.dssz.com