CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 时序数据

搜索资源列表

  1. 1-Wire

    0下载:
  2. 在没有专用总线主机(如DS2480B、DS2482)的情况下,微处理器可以轻松地产生1-Wire时序信号。本应用笔记给出了一个采用‘C’语言编写、支持标准速率的1-Wire主机通信基本子程序实例。1-Wire总线的四个基本操作是:复位、写“1”、写“0”和读数据位。字节操作可以通过反复调用位操作实现,本文提供了通过各种传输线与1-Wire器件进行可靠通信的时间参数-In case no dedicated bus host (such as DS2480B, DS2482), the micro
  3. 所属分类:software engineering

    • 发布日期:2017-12-01
    • 文件大小:52141
    • 提供者:LI
  1. YK

    0下载:
  2. 遥控数据的数据协议和控制时序流程以及下载控制-Processes as well as download data protocols and control the timing control of the remote data
  3. 所属分类:SCM

    • 发布日期:2017-11-20
    • 文件大小:1199
    • 提供者:Alex
  1. Barker-code-generator

    0下载:
  2. 巴克码发生器在数据通信、雷达和遥控领域有相当广泛的应用。它能自动产生周期性的序列码。本实验要求产生的序列码信号为{1110010},可以用寄存器或同步时序电路实现。为了能够通过实验开发系统验证实验结果,可以使用两个输出端,其中一个输出端同时输出巴克码,另一个输出端输出节拍。-Barker code generator data communications, radar and remote areas of a wide range of applications. It can automa
  3. 所属分类:SCM

    • 发布日期:2017-11-09
    • 文件大小:10987
    • 提供者:
  1. spi

    0下载:
  2. spi时序控制程序。在fpga中,数据传输等都会由spi进行与主控的交换,此程序用于在数据传输中spi部分的时序控制等。-The spi Timing control procedures. In fpga, data transmission, and will by spi master exchange spi part of this procedure is used in the data transmission timing control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1024
    • 提供者:neal
  1. uart_rx

    0下载:
  2. uart通信方式的接受模块,在串口通信uart中,需要记录来自外设的数据,进行采集和时序控制,进行异步的传输。-acceptance uart communication module, serial communication uart need to record data from peripherals, acquisition and timing control, asynchronous transmission.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:782
    • 提供者:neal
  1. shixufenxi

    0下载:
  2. 时序分析,基于时序分析的变形监测数据处理-Timing analysis, timing analysis based on the deformation monitoring data processing
  3. 所属分类:assembly language

    • 发布日期:2017-11-18
    • 文件大小:163790
    • 提供者:Catherine
  1. shixufenxi1

    0下载:
  2. 基于时序分析的变形监测数据处理 -Deformation monitoring data processing based on timing analysis based on the timing analysis of deformation monitoring data processing
  3. 所属分类:assembly language

    • 发布日期:2017-11-17
    • 文件大小:23500
    • 提供者:Catherine
  1. shixufenxi-2

    0下载:
  2. 基于时序分析的变形监测数据处理 基于时序分析的变形监测数据处理-Deformation monitoring data processing based on time series analysis of deformation monitoring data processing based on time series analysis of deformation monitoring data processing based on timing analysis
  3. 所属分类:assembly language

    • 发布日期:2017-11-14
    • 文件大小:18844
    • 提供者:Catherine
  1. VGA

    0下载:
  2. 通过对其编程可输出RGB三基色信号和HS 、VS行场扫描同步信号。当 CPLD接受单片机输出的控制信号后,内部的数据选择器模块根据控制信号选通相应的图像生成模块,输出图像信号,与行场扫描时序信号一起通过15针D型接口电路送入VGA显示器,在VGA显示器上便可以看到对应的彩色图像。-Through its programming output RGB trichromatic signals and synchronization signals HS, VS line field scannin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:3536
    • 提供者:苗静
  1. VGA_controller.rar

    0下载:
  2. VGA控制器,控制器根据视频DA的时序要求,向其提供控制信号和RGB视频数据。,VGA controller, the controller according to the timing requirements of the video DA, to provide control signals and RGB video data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:1161
    • 提供者:谢敏
  1. Eight-cpu-design

    0下载:
  2. 单元电路的设计和元器件的选择 运算部件的设计 寄存器组的设计 指令寄存器的设计 程序计数器电路的设计 地址寄存器电路的设计 数据寄存器的设计 时序系统的设计 程序存储器的设计 输出寄存器的设计 微指令译码器的设计 微程序控制电路的设计 系统电路总图及原理 -Microinstruction translation of the design of the output re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:492579
    • 提供者:直树
  1. 18B20

    0下载:
  2. 有关于温度传感器的时序以及读取当前温度数据-The timing and to read temperature data of a temperature sensor
  3. 所属分类:SCM

    • 发布日期:2017-12-02
    • 文件大小:20381
    • 提供者:王磊
  1. hw_test_slave_mcquar

    0下载:
  2. 利用ATMEGA128单片摸拟红外空调时序,控制空调的开关机,模式,温度等。程序还具有接收其它遥控器的红外数据,还配合另个PH软件,可以的接收到的红外数据进行分析-failed to translate
  3. 所属分类:SCM

    • 发布日期:2017-11-17
    • 文件大小:86166
    • 提供者:hou yong
  1. count_0

    0下载:
  2. 利用控制器和数据通道组成的连续16bits中两个1之间间隔0个数最大的计数器。包括顶层模块,控制器模块和数据通道模块的Verilog源码和时序仿真波形。-Continuous 16bits using the controller and data path in intervals of two between 1 and 0 of the largest number of counter. Including the top module, controller module and da
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:299938
    • 提供者:fc
  1. iic-re_wr

    0下载:
  2. IIC读写程序, 时序非常重要,如果时序出了问题就会造成无法写入EEPROM,或是无法从EEPROM里面读出数据-IIC read and write procedures, timing is very important, if the timing is a problem it will cause can not be written to the EEPROM, or can not read data from the EEPROM inside
  3. 所属分类:CSharp

    • 发布日期:2017-11-23
    • 文件大小:7918
    • 提供者:lyang
  1. Logic_Anal

    0下载:
  2. 这个程序写本来是为数字逻辑分析器读取任何文件在您的计算机和输出文本文件显示其二进制数据时序图的形式,让你看到它的逻辑状态。你也可以把它设为创建一个表的1和0组成的从左右或左边/右边,调整了数据在大端字节序或者小端字节序-This procedure was originally for digital logic analyzer to read any file in your computer and the output text file shows a timing diagram o
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-29
    • 文件大小:146793
    • 提供者:绿野仙踪
  1. IC-phone-card-reader

    0下载:
  2. IC电话卡原理 详细介绍各类IC电话卡硬件结构,读写时序,数据存储格式 附通过电脑并口(打印机口)操作IC电话卡的读/写电路,及对应例程 电路元件列表:电阻7个,NPN三极管1个,PNP三极管1个,1N4148二极管13个,如没有IC卡座可以直接焊到触点上。-The principle of IC telephone card details the hardware structure of the various types of IC phone card, read and
  3. 所属分类:Parallel Port

    • 发布日期:2017-11-05
    • 文件大小:116786
    • 提供者:常工
  1. verilog-uart

    1下载:
  2. UART(Universal Asynchronous Receiver Transmitter,通用异步收发器)是广泛使用的异步串行数据通信协议。下面首先介绍UART硬件接口及电平转换电路,分析UART的传输时序并利用Verilog HDL语言进行建模与仿真,最后通过开发板与PC相连进行RS-232通信来测试UART收发器的正确性。-UART (Universal Asynchronous Receiver Transmitter, Universal Asynchronous Receive
  3. 所属分类:Software Testing

    • 发布日期:2016-11-15
    • 文件大小:117760
    • 提供者:李科
  1. VGA

    0下载:
  2. 实现vga的实现odule VGA( clock, switch, disp_RGB, hsync, vsync ) input clock //系统输入时钟 50MHz input [1:0]switch output [2:0]disp_RGB //VGA数据输出 output hsync //VGA行同步信号 output vsync //VGA场同步信号 reg [9:0] hcount //VGA行扫描计数器 re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:44734
    • 提供者:李阳
  1. ADF4113

    0下载:
  2. p89LPC936的模拟spi传输程序,仅仅实现了数据写入。具体时序可能存在问题。-p89LPC936 analog spi transfer program, just to achieve a data write. Specific timing may be a problem.
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:14021
    • 提供者:张峻荣
« 1 2 ... 6 7 8 9 10 1112 13 14 15 16 »
搜珍网 www.dssz.com