CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 时序数据

搜索资源列表

  1. WTV020-SD

    1下载:
  2. 广州市唯创科技有限公司生产的WTV020-SD模块程序,二线串口控制模式C语言代码。此源码中,DI线一次性发送16位数据,MSB the first。不同于一线和三线程序,注意区分。内附PDF文档,有电路图和时序图。-CD Technology Co., Ltd. Guangzhou WTV020-SD module production process, second-line serial control mode, the C language code. In this source,
  3. 所属分类:SCM

    • 发布日期:2016-09-05
    • 文件大小:389120
    • 提供者:吴晓君
  1. Ex2_PLL_OPT

    0下载:
  2. quretus ii 的时序优化,在clk输入一定频率的信号,输出端进行分频,得到不同频率信号,从而实现数据采集。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:86672
    • 提供者:huarong
  1. I2C-bus

    0下载:
  2. I2C总线控制器为微控制器或微处理器提供控制I2C总线的接口,它控制所有I2C总线的特殊序列、协议、仲裁、时序。能储存数据,防止数据的丢失。-I2C-bus controller to a microcontroller or microprocessor provides control of the I2C bus interface, which controls all the I2C bus specific sequences, protocol, arbitration and t
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:16667
    • 提供者:李发金
  1. AD_fsm

    0下载:
  2. AD7892的状态机VHDL代码。完成时序控制,4通道数据采集和AD转换。-the FSM of AD7892
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1354
    • 提供者:马寅
  1. adda

    0下载:
  2. 这是一个设计良好用来采集数据的adda verilog 程序,部件完整,他可以设定 同步异步时序 可以设定 采集速度 等诸多参数-This is an adda verilog data collection procedures, components is complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1145959
    • 提供者:zhangQiping
  1. lesson8

    0下载:
  2. 基于IIC总线的时序程序,包括启动应答传送数据接收数据等-IIC bus-based timing procedures, including data transfer start receiving response data
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:603
    • 提供者:wen
  1. SMBus

    0下载:
  2. c8051f410单片机与24c02通行,可以进行读写操作,数据存储。所用时序为IIC。-c8051f410 and 24c02。
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:38677
    • 提供者:彬彬
  1. IC

    0下载:
  2. 本实验以AT24C01A卡为例,根据AT24C01A卡的读写时序编写读写卡的程序,把写入IC卡的数据读到系统内存4000H~407EH单元中。-In this experiment, AT24C01A card, for example, according to the timing of the preparation AT24C01A card reader card reader program to read the data written to the IC card system
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:1267
    • 提供者:lzj
  1. data_selecter

    0下载:
  2. 数据选择器与同步时序计数器,verilog语言编译,开发平台spartan--data selector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:972496
    • 提供者:Sam
  1. EEPROM

    0下载:
  2. 软件模拟I2C时序读写铁电内数据参考代码,可直接调用其中语句。-I2C Timing simulation software to read and write data within the ferroelectric reference code, which statement can be called directly.
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:1453
    • 提供者:chenbing
  1. Bulkext

    0下载:
  2. 该文件为USB2.0 CYC68013固件程序,通过异步时序与FPGA进行交换数据-it s a usb2.0 CYC68013 firmware program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:110846
    • 提供者:张泽淼
  1. ADc

    0下载:
  2. 与单片机相比,用CPLD/FPGA器件更适合于直接对高速AD采样控制。本实验接口器件为ADC0809,根据ADC0809的工作时序使用CPLD产生该控制信号,CPLD启动AD转换后,得到的数据送至单片机并在PC机及数码管上显示AD转换结果。-Compared with the microcontroller, CPLD/FPGA devices more suitable for direct sampling control of high-speed AD. The interface of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:14539
    • 提供者:chen
  1. dada

    0下载:
  2. ad数据采集 一路的AD数据采集 使用状态机控制AD时序-data collection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:2185
    • 提供者:谢景磊
  1. ds18b20-tempurture-control-system

    0下载:
  2. 温度传感器控制系统ds18b20 DS18B20的使用方法由于DS18B20是在一根I/O线上读写数据,因此,对读写的数据位有着严格的时序要求。DS18B20有严格的通信协议来保证各位数据传输的正确性和完整性。该协议定义了几种信号的时序:初始化时序、读时序、写时序。所有时序都是将主机作为主设备,单总线器件作为从设备。而每一次命令和数据的传输都是从主机主动启动写时序开始,如果要求单总线器件回送数据,在进行写命令后,主机需启动读时序完成数据接收。数据和命令的传输都是低位在先。-温度传感器控制系统ds
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:32092
    • 提供者:张超
  1. Analog_AD

    1下载:
  2. 通过先将数据预存到ROM中,该代码模拟芯片AD9942的工作时序,用ROM中的数据作为输入,产生AD转化后的数据-Data through the first stored in the ROM, the simulation of the code chip AD9942 timing, the ROM data as input, generate data after AD conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:6006
    • 提供者:张明
  1. mul1617

    0下载:
  2. 采用verilog RTL级语言,实现了有符号的16位乘17位的乘法器。特点是:采用流水的结构,可以在一个周期内处理完数据。通过QuartusII和Modulesim的功能仿真和时序仿真,并得到正确结果。-Realize the signs of 16 of the 17 patients take on time-multiplier. Features are: the structure of water, can be in a cycle processes the data. Thr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1168
    • 提供者:李小白
  1. SDXHCL000001

    0下载:
  2. 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路,或数字系统。由于它具有逻辑运算和逻辑处理功能,所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。从整体上看,数字电路可以分为组合逻辑电路和时序逻辑电路两大类。-Complete with digital signal to carry on to the digital quantity arithmetic and logical o
  3. 所属分类:DSP program

    • 发布日期:2017-05-15
    • 文件大小:3828430
    • 提供者:dangmengfei
  1. DS18B20led

    0下载:
  2. DS18B20液晶显示 602液晶关键在于分清1、初始化参数2、写指令3、写数据4、合适的时序及延时 为方便不进行忙检测,直接延时多增加一点-DS18B20 liquid crystal display 602 LCD key is to distinguish between an initialization parameter, write instruction 3, write data, the appropriate timing and delay For the co
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:1617
    • 提供者:火龙
  1. Poe---le_scarabee_dor

    0下载:
  2. DS18B20液晶显示 602液晶关键在于分清1、初始化参数2、写指令3、写数据4、合适的时序及延时 为方便不进行忙检测,直接延时多增加一点-DS18B20 liquid crystal display 602 LCD key is to distinguish between an initialization parameter, write instruction 3, write data, the appropriate timing and delay For the co
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:194000
    • 提供者:yang
  1. adc0804

    0下载:
  2. adc0804ADC0804: ADC0804是8位全MOS中速A/D 转换器、它是逐次逼近式A/D 转换器,片内有三态数据输出锁存器,可以和单片机直接接口。单通道输入,转换时间大约为100us。ADC0804 转换时序是:当CS=0 许可进行A/D 转换。WR由低到高时,A/D开始转换,一次转换一共需要66-73 个时钟周期。CS与WR同时有效时启动A/D转换,转换结束产生INTR 信号(低电平有效),可供查询或者中断信号。在CS和RD 的控制下可以读取数据结果。本实验没有使用INTR信-ad
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:747
    • 提供者:刘向
« 1 2 ... 4 5 6 7 8 910 11 12 13 14 15 16 »
搜珍网 www.dssz.com