搜索资源列表
3-8xianyimaqi
- VHDL语言实现3-8线译码器，带仿真波形图，和管脚分布图-VHDLLanguage 3-8 line decoder
74HC138 译码器实验
- 1 3 8 译码器实验,这个是单片机51系列写的- 138 decode use for 51 mcu
哈夫曼的编译码
- 本程序所要解决的问题如下描述： 利用哈夫曼编码进行通信可以大大提高信道利用率，缩短信息传输时间，降低传输成本。但是，这要求在发送端通过一个编码系列对待传数据预先编码，在接收端将传来的数据进行译码（复原）。对于双工信道（即可以双向传输信息的信道），每端都需要一个完整的编/译码系统。 2. 本程序可从终端输入数据及对应的权值，也可从文件中直接读取进行哈夫曼编/译码功能。
规则LDPC编译码
- 规则LDPC码的编译码例程，译码方法有两种
LDPC编码译码程序
- LDPC编码译码程序,包括矩阵生成....
哈夫曼编译码器
- 哈佛曼译码器，编码，C语言，整体教程，详细介绍了各个 步骤(Harvard man decoder, coding, C language, the whole tutorial, detailing each step)
卷积码编译
- 通过matlab软件对卷积码的编译码实现及其仿真(Implementation of convolutional codes)
test1
- 七段译码器的verilog语言程序，功能由七根二极管来显示0到9数字的东西，就是显示器(seven-segment decoder)
源码
- 维特比译码编码的matalb程序代码(viterbi(Convolutional codes Viterbi decoding simulation, mainly simulation BER curves.)
3-8decorder-bh
- 学生练习3—8译码器行为级 verilog 代码(Students practice the 3 - 8 decoder behavioral level Verilog code)
3 8
- 用VHDL多种方法实现3-8译码器,元件例化(use VHDL realize 3-8decoder)
哈夫曼编译器
- 实现对一个简单文本进行哈夫曼编码译码，并打印哈夫曼树(Huffman encoding and decoding of a simple text)
decoder3_8
- 输入信号为3位的in，输出信号为8位的out，实现3-8译码器的功能(The input of 3 bits, 2 hexadecimal number translated into 10 hexadecimal output)
BCH码编译码
- 仿真了编程bch的编译码的过程，统计了误码率，性能比较(The encoding and decoding process of BCH is simulated, and the bit error rate is also compared)
线性分组码编译码
- 仿真了线性分组码的编译码的过程，统计了误码率，性能比较(The encoding and decoding process of the linear block code is simulated, and the BER is also compared)
线性分组码译码
- 线性分组码编码及译码程序，包括BSC和高斯信道下的编译码。(Linear block code encoding and decoding procedures, including BSC and Gauss channel coding and decoding.)
viterbi
- 卷积码，Bpsk调制，利用硬解码和维特比软译码(Convolutional code, Bpsk modulation, using hard decoding and Viterbi soft decoding)
polar_BP_decoder.cu
- 本代码是基于GPU的polar码BP并行译码，主要完成基于GPU的并行译码功能，开发语言为CUDA C。(BP parallel decoding of polar codes based on GPU)
polar_SC译码
- 该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)
123
- 3路输入，8路输出的译码器，利用FPGA,BASYS3板子实现该功能，文件已有源代码，仿真代码和约束文件。(3 way input, 8 way output decoder, using FPGA, BASYS3 board to achieve the function, the document already has source code, simulation code and constraint files.)