搜索资源列表
lpf
- 实现低通采样功能的vhdl代码，可在quartus里运行。-The achievement of low-pass function vhdl sample code can be run in quartus.
shukongzhiliudianyuan
- 介绍了一种闭环智能数控直流电流源的设计原理和实施方案，该方案采用自行设计制作的高精度电压源，利用单片机、PWM和运算放大器构成A/DD/A转换器来控制场效应管导通状态的原理，达到了输出恒流的目的。整个系统采用89C58单片机作为主控部件，将预置电流值数据送入D/A转换器，经硬件电路变换为恒定的直流输出，同时使用采样电阻将实际输出电流转换成电压送入A/D转换器，并将其反馈到单片机中构成闭环系统，进而实现预设值和实际值的比较，再通过调整D /A转换器输出的电压来改变场效应管的导通状态，减小了实际值与
VHDL_FPGA_FILTER
- 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计-Design using VHDL language FPGA devices based on high sampling rate FIR filter, based on VHDL and CPLD devices, the design of FIR digital filter
camera_up
- Camera Interface模块是视频输入转换存储模块。该模块一端接通用的video camera设备，另一端接AHB总线。实现了将Camera捕捉到的数据进行转换、并通过DMA存储到memory中。该IP支持ITU-R BT 601/656 8-bit 模式。支持YCbCr, RGB格式输入。可以将camera产生的YCbCr信号转换成24bit RGB 信号，然后下采样生成16bit RGB 5：6：5的LCD能直接读取显示的数据。该设备支持图像的镜像和翻转，以便适应手持式设备在移动环境
dso
- 使用VHDL语言编写的简易数字存储示波器，用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809，存储器使用6264，显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A/D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D/A
ad_conv
- 利用CPLD来控制AD进行电压采样，并将采样值输出-CPLD to control the use of AD to voltage sampling, and sampling the value of output
ADC0809
- ADC0809，完整的功能描述，每0.5秒采样一次，并显示出来。外置ADC0809芯片，-ADC0809, a complete functional descr iption of each sampling time 0.5 seconds, and displayed. ADC0809 external chip
timing_recovery
- 我对一个输入调制信号：采样率FS=1200K，中心频率F0=300K，带宽300K。输入信号为一个[样点数,2]的矩阵,即I,Q两路. 进行频谱搬移，分为I，Q分量两路进行矢量乘法，NCO的设置为FC=300K，t=样点数乘以1/FS， 乘完以后我的频谱上显示竟然信号带宽增加了300K，但是中心频率没有改变，请问各位朋友是哪儿出了问题？谢谢您的阅读和意见-Digital Down Converter for matlab realized, certain design speci
digital_down_convertation
- 我对一个输入调制信号：采样率FS=1200K，中心频率F0=300K，带宽300K。输入信号为一个[样点数,2]的矩阵,即I,Q两路. 进行频谱搬移，分为I，Q分量两路进行矢量乘法，NCO的设置为FC=300K，t=样点数乘以1/FS， 乘完以后我的频谱上显示竟然信号带宽增加了300K，但是中心频率没有改变，请问各位朋友是哪儿出了问题？谢谢您的阅读和意见-Digital Down Converter for matlab realized, certain design speci
oscillograph
- 这个代码是用于，数字示波器的设计，可以实现信号的实时采样与存储，还有DA转换-This code is used, the digital oscilloscope is designed to achieve real-time signal sampling and storage, as well as DA conversion. . .
DM7_COLR_LCD_C5T
- 任意信号波形采样和频谱分析演示文件 ADC信号采样、RS232串行通信和频谱分析 增加ADC采样控制模块，接上ADC，即可把模拟信号采入PC机上显示，和相应的频谱分析。 -Arbitrary signal waveforms and spectral analysis of the sampling ADC signal sample presentation, RS232 serial communication and increase the ADC sampling freq
DDS
- 本代码可以用于产生正余弦信号波形，利用FPGA内部的ROM放置一个正余弦采样点的数据表格，通过循环取址的方法，实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA' s internal ROM to place a sampling point is the cosine of the data tables, the circulation method of t
fir
- 先用matlab得到所需滤波器的系数，将AD采样的数据经过fir滤波器后输出-First to use matlab to obtain the required filter coefficients, data from the AD sample, after the output filter through the fir
AD7656_Tri
- 触发AD7656进行双路采样的触发控制模块 内附QUARTUS生成的bsf文件-AD7656 Dual Trigger to trigger the control module sample included QUARTUS generated bsf file
l7
- 使用VHDL语言编写的简易数字存储示波器，用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809，存储器使用6264，显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D
ser_par
- 24bitAD数据采样进行串并转换，并行输出。另包括24位DA并串转换，串行输出。-24bitAD data sampling and converted to strings, parallel output. Other notable features include 24-bit DA and string conversion, serial output.
FPGA_AD
- 基于 Cyclone EP1C6240C8 FPGA的ADS2807接口程序，主要用来使用FPGA控制ADS2807的采集。 采用FPGA来模拟ADS2807的时序来实现控制功能。 提供采样频率控制、AD通道转换、采样数据缓存等功能。-Cyclone EP1C6240C8 FPGA-based interface program of the ADS2807, ADS2807 is mainly used to control the use of FPGA collection. AD
FPGA_ADDA
- 基于 Cyclone EP1C6240C8的ADS2807，DAC2902 测试程序。主要用来使用FPGA控制ADC采集和DAC的输出，从而达到高频率信号处理的功能。首先从ADC2807采集数据，然后送给DAC2902输出。 采用FPGA口线模拟ADC2807和DAC2902的时序来实现。 提供ADC采样频率控制、DAC输出频率控制、输出波形控制、ADC通道转换、DAC通道转换等功能。-Based on Cyclone EP1C6240C8 of the ADS2807, DAC2902
AD
- ad7667的高速采集程序，采样率800kbps,16位精度采样-ad7667 high-speed acquisition procedures, sampling rate of 800kbps, 16 bit accuracy sampling
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采