CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - EDA

搜索资源列表

  1. counter10

    0下载:
  2. 基于VHDL语言的十进制计数器设计,8 路抢答器控制系统; EDA; CPLD; VHDL; 仿真-VHDL language based on the decimal counter design, 8-way Responder control system EDA CPLD VHDL Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:178108
    • 提供者:damon
  1. fenpinqi

    0下载:
  2. 基于VHDL 语言的分频器设计, EDA; CPLD; VHDL; 仿真-Divider based on VHDL language design, EDA CPLD VHDL Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:437262
    • 提供者:damon
  1. MUXplus2

    0下载:
  2. Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境,Max+plusⅡ界面友好,使用便捷,被誉为业界最易用易学的EDA软件。本资源分七节内容详细的讲解了MUX+PLUSⅡ软件的操作及应用。-Altera Max+ plus Ⅱ is provided by FPGA/CPLD development integration environment, Max+ plus Ⅱ friendly interface and easy to use, known as the ED
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1069646
    • 提供者:vanrry
  1. diantikongzhixitong

    1下载:
  2. 4层电梯控制系统 EDA实现操作 电梯控制系统-dianti kongzhi xitong
  3. 所属分类:software engineering

    • 发布日期:2014-12-18
    • 文件大小:267264
    • 提供者:姜腾
  1. 2011-EDA-ADDA

    0下载:
  2. 电子设计大赛培训资料,原创电子课件有关模数转换技术部分-Electronic Innovate Design-ADC/DAC
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:1024019
    • 提供者:zhoucl
  1. zs_clock

    0下载:
  2. 基于VHDL语言设计的电子钟,综合运用EDA技术,完成一个多功能数字钟设计-VHDL language design based on the electronic clock, integrated use of EDA techniques to complete the design of a multi-functional digital clock
  3. 所属分类:software engineering

    • 发布日期:2017-04-03
    • 文件大小:79268
    • 提供者:zs
  1. EDA

    0下载:
  2. 数字密码锁的设计仿真。 数字密码锁的设计仿真。 -Digital trick lock design simulation Digital trick lock design simulation Digital trick lock design simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:152623
    • 提供者:赵健斌
  1. eda

    0下载:
  2. 该系统利用VHDL语言、PLD设计出租车计费系统,以MAX+PLUSⅡ软件作为开发平台,设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能,并动态扫描显示车费数目。-The system uses VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development platform, the taxi meter system was desi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:164952
    • 提供者:OFDM
  1. song

    0下载:
  2. 基于EDA的音乐播放器,可实现几种循环方式-EDA-based music player, enabling several round-robin fashion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-26
    • 文件大小:267264
    • 提供者:王媛
  1. mp3_vhdl_player

    0下载:
  2. 基于EDA的音乐播放器,可实现几种循环播放-EDA-based music player, enabling several loop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-25
    • 文件大小:268288
    • 提供者:王媛
  1. f_add

    0下载:
  2. EDA实验中的全加器的VHDL语言的实现,包含半加器、全加器、JK触发器、D触发器以及50m分频的源程序-EDA test full adder in VHDL language implementation, including the half adder, full adder, JK flip-flop, D flip-flop and the frequency of the source 50m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1316735
    • 提供者:
  1. xulie

    0下载:
  2. EDA实验中序列发生器的VHDL语言,包括了源程序,仿真波形,有助于EDA的学习-EDA test sequence generator in VHDL, including source code, simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:620267
    • 提供者:
  1. poc

    0下载:
  2. The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and printer. The Altera’s Maxplus II EDA tool is recommended and provided for simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:426997
    • 提供者:程梦飞
  1. fangbo

    0下载:
  2. EDA实验时,可以产生一定参数的方波,可以通过修改参数产生不同类型的方波,可用于实验的信号提供-EDA experiments, certain parameters can produce a square wave can be generated by modifying the parameters of different types of square wave signals can be used for the experiment
  3. 所属分类:assembly language

    • 发布日期:2017-04-08
    • 文件大小:30644
    • 提供者:胡秋明
  1. askcodec

    0下载:
  2. 利用EDA开发平台,设计ASK编码与解码功能-Using EDA development platform, design coding and decoding ASK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:57059
    • 提供者:诸葛
  1. EDA

    0下载:
  2. 设计与验证verilog hdl配套光盘-Supporting the design and verification of verilog hdl CD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2043720
    • 提供者:
  1. multifunction-digital-clock

    0下载:
  2. EDA课程设计多功能数字时钟的设计程序源码,在Cyclone II上验证成功!-EDA curriculum design process multifunction digital clock source, the Cyclone II verify success!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:102937
    • 提供者:lwqq
  1. versatile_counter_latest.tar

    0下载:
  2. 有用的verilog EDA代码,好像是内核,不知道有没有用-verilog EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2020008
    • 提供者:许栋梁
  1. musical-generater

    0下载:
  2. 本实验报告为产生乐曲的EDA程序,只要找到相应的乐曲谱,就可以利用该报告中程序产生各种乐曲。另外,报告中含有详细的软件操作和对实验仿真结果的分析,相信对初学者帮助很大。-This study reports the EDA program to produce music, as long as the music to find the corresponding scores, you can use the report program generates all kinds of mus
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:68452
    • 提供者:xing
  1. EDA

    0下载:
  2. 基于FPGA的日历,在现实中测试成功,希望对大家有用。-FPGA-based calendar, in reality the test is successful, we hope to be useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:16439
    • 提供者:颜统经
« 1 2 ... 42 43 44 45 46 4748 49 50 »
搜珍网 www.dssz.com