搜索资源列表
电子琴VHDL语言
- 电子琴VHDL语言
FPGA的FFT源程序（VHDL）
- 采用 VHDL 语言编写 FPGA 上实现 FFT 源程序
基于CPLD的VHDL语言数字钟（含秒表）设计
- 基于CPLD的VHDL语言数字钟（含秒表）设计
各种码型变换
- 基于vhdl语言的各种码型变换，包括AMI、HDB3、CMI BPH、RZ、BNRZ等。
数字逻辑设计与VHDL语言
- 数字逻辑设计与VHDL语言
VHDL电路设计_例子代码
- VHDL语言应用实例
tlc549控制器vhdl实现
- 基于FPGA的VHDL语言设计实现TLC549控制器
基于vhdl的四路智能抢答器
- 基于vhdl语言的四路只能抢答器源代码程序
99秒秒表
- VHDL语言，99秒秒表，已测试成功。
分频器VHDL语言讲解.doc
- 分频器VHDL语言讲解
VHDL语言ALU设计
- VHDL语言8位ALU设计
基于VHDL语言的综合计时器
- 采用EPM240cpld芯片，利用VHDL语言编程的万年历
HBD3解码器 VHDL语言
- 基于VHDL语言的HBD3解码器
daima.用VHDL语言设计一个数字秒表
- 用VHDL语言设计一个数字秒表： 1、 秒表的计时范围是0秒~59分59.99秒，显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用，按下一次复位开关，计时器清零。 4、 具有开始/停止功能，按一下开关，计时器开始计时，再按一下，停止计时。系统设计分为几大部分，包括控制模块、时基分频模块、计时模块和显示模块等。其中，计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成，其中毫秒位、十毫秒位、秒位和
jdcbzh.使用VHDL语言实现串并转换模块的实现
- 使用VHDL语言实现串并转换模块的实现，可在QUARTUS上实现,Use VHDL language string and conversion module, but in QUARTUS
masplus-works 用VHDL语言编写的八进制计数器
- 用VHDL语言编写的八进制计数器，在MASPLUS环境下编译通过，可直接使用。-Octal counter using VHDL language, compiled by MASPLUS environment can be used directly.
aes-vhdl 使用vhdl语言实现aes（rijndael 算法）
- 使用vhdl语言实现aes（rijndael 算法），程序整体封装成为一个package，方便调用-Using vhdl language aes (rijndael algorithm), the program as a whole package as a package, easy call
DPLL(VHDL).rar
- 使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开,The use of VHDL language of digital phase-locked loop design, there are relevant documents, you can use MUX+ PLUS Open
motorcontrol(vhdl).rar
- 基于FPGA的直电机伺服系统的设计的代码，VHDL语言。包括前馈控制，AD1674控制模块，ADC0809控制模块，前馈控制模块，分频模块等。,FPGA-based servo system direct the design of the electrical code, VHDL language. Including feed-forward control, AD1674 control module, ADC0809 control module, feed-forward contr
VHDL语言实现的arm内核
- 5个ram核，arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人ShengYu Shen写的，原来放在opencores上，