CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL DSP

搜索资源列表

  1. count_plus_last

    0下载:
  2. 对电机的编码器输入的正交编码信号进行4倍频处理 ,生成一个新的计数脉冲 ,同时判断电机的转动方向,输出一个方向标志电平信号,从而可以让DSP知道电机的转速和方向。-On the motor encoder inputs of the quadrature encoder signals 4 octave treatment, generates a new pulse count and at the same time to determine the direction of motor r
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:1384
    • 提供者:dengzhaoyun
  1. FPGA

    0下载:
  2. 这些课件可以作为对FPGA有兴趣的人学习的入门资料,包含EDA的概述、FPGA结构与配置、VHDL语言、QuartusII软件、SOPC和NIosII嵌入式处理器设计、DSP Builder系统设计工具等内容-These courseware on the FPGA can be used as those who are interested in learning introductory information, including EDA overview, FPGA structure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:25556245
    • 提供者:wangxujun
  1. write_rd

    0下载:
  2. 关于VHDL的 关于DSP的 emif-On VHDL on the DSP s EMIF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:91092
    • 提供者:hanmy
  1. video_process_base_on_DSPandFPGA

    0下载:
  2. 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
  3. 所属分类:Special Effects

    • 发布日期:2017-04-04
    • 文件大小:547256
    • 提供者:John
  1. FIFO

    0下载:
  2. it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which data entry is required.-it is a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:31554
    • 提供者:yasir ateeq
  1. 16bitFFTFPGA

    0下载:
  2. 16位定点FFT-DSP的FPGA实现(相关代码和使用说明)-16-bit fixed-point FFT-DSP implementation of the FPGA (the relevant codes and instructions)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3740364
    • 提供者:tanghongwu
  1. QAM

    0下载:
  2. 以QAM系统设计为例——介绍在FPGA中实现DSP算法-QAM system as an example to the design- introduced in the realization of DSP algorithms in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:166005
    • 提供者:陈文诚
  1. sin_cos

    0下载:
  2. Sin & Cos generator (one from DSP steps)
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:39232
    • 提供者:jools
  1. c54x_verilog

    1下载:
  2. TI 的TMS320C54X的DSP的芯片软核verilog源代码,可以帮助初学者深入了解该系列DSP片内资源核结构,值得参考!-TMS320C54X of TI' s DSP chip soft-core verilog source code, can help beginners a better picture of the family of DSP-chip resources, nuclear structure, it is also useful!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-28
    • 文件大小:22987
    • 提供者:Jackson
  1. 22

    0下载:
  2. 高速调制解调器的DSP实现研究,研究论文很值得看看的-DSP to achieve high-speed modem research, research paper is worth take a look at the
  3. 所属分类:Project Design

    • 发布日期:2017-05-08
    • 文件大小:1603123
    • 提供者:乐文锋
  1. ch5

    0下载:
  2. 如何以DSP讀取鍵盤輸入 ASC2碼且將輸入的值是在LCD上-How to read keyboard input in DSP code ASC2 and the value of the input on the LCD
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:843870
    • 提供者:123
  1. FIR

    0下载:
  2. 详细的介绍的通过DSP编写滤波器的过程,图形并茂,非常好的资料,希望与大家共享,共同进步,超棒的资料-Detail the preparation of the filter through the process of DSP, graphics and Mao, very good information, I hope to share with you and common progress, great information
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:248246
    • 提供者:爷们
  1. acceldsp1

    0下载:
  2. this the documentation of accel dsp software for dsp matlab to vhdl core
  3. 所属分类:Project Design

    • 发布日期:2017-04-17
    • 文件大小:118673
    • 提供者:ashkan
  1. nco

    0下载:
  2. 基于DSP builder搭建的DDS模块,可以用在数字下变频中的NCO等-Based on DSP builder to build the DDS module can be used in digital down-conversion of the NCO, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:7570
    • 提供者:郑程
  1. SPORT

    0下载:
  2. Sport vhdl interface for DSP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:113876
    • 提供者:stefano
  1. adc_spi

    0下载:
  2. dsp通过SPI接口数据采集 sigma-delta ADC采集程序-dsp through the SPI interface, data acquisition sigma-delta ADC acquisition program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-04
    • 文件大小:8599
    • 提供者:xingtian
  1. DSP_Algorithms

    0下载:
  2. 基于FPGA的DSp算法转换方法-由matlab程序转换为VHDL-FPGA-based algorithm for DSp conversion method- from the matlab program is converted to VHDL
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:147915
    • 提供者:dtcxh
  1. DP

    0下载:
  2. TIC6000系列 C67浮点DSP处理器 派发站源代码-TIC6000 floating-point DSP processor series C67 station source code distributed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:18462
    • 提供者:杨惠
  1. xapp753

    0下载:
  2. FPGA Interface to the TMSC6000 DSP Platform Using EMIF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-23
    • 文件大小:1652221
    • 提供者:jhjkhjnh
  1. FFT

    0下载:
  2. 用VHDL语言建立了quartus工程,可进行dsp处理-VHDL dsp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1771
    • 提供者:cc
« 1 23 4 5 »
搜珍网 www.dssz.com