搜索资源列表
FPGA调试工具chipscope
- Chipscope是XILINX推出的一款在线调试软件，价格便宜，通过它完全可以脱离传统逻辑分析仪(太贵)来调时序，观察FPGA内部的任何信号，触发条件、数据宽度和深度等的设置也非常方便，但是肯定也存在不足，比如速度和数据量方面。Chipscope本身是一个逻辑分析仪，主要用于在上板测试过程中采集并观察芯片内部信号，以便于调试。
Writing efficient testbenches完整版
- Xilinx xapp199参考设计并不全， 这是我自己找到的差的部分，并加了进来。
xilinx user guide
- 教你如何设计使用timing
ICETEK-VC5509-C.rar
- ICETEK_VC5509_C的硬件原理图，泰瑞公司开发的针对TI C5509A DSP的评估版。包含xilinx FPGA 及语音解码芯片TLV320AIC23等的连接，可借鉴性强 ,ICETEK_VC5509_C hardware schematics, Terry developed for the TI C5509A DSP evaluation version. Contains xilinx FPGA and voice decoder chip TLV320AIC23 conne
Mars-SP3-U_SCH.rar
- 一块XC3S400 FPGA电路板的原理图，板子上有CY7C68013A作为USB接口,A XC3S400 FPGA circuit board schematics, board have CY7C68013A as USB interface
vgaFPGA.rar
- xilinx fpga 做VGA驱动信号的Verilog原代码,ise版本9.2,,xilinx fpga do VGA driver signals Verilog source code, ise version 9.2,
huffumancoding.rar
- 哈夫曼编码，有关编码与解码的哈夫曼实验程序，在xilinx机子上跑过，能用,Huffman coding, the encoding and decoding of Huffman experimental procedure, the machine ran Xilinx, can be
osd.rar
- OSD(on screen display)功能，基于Xilinx FPGA，在DM642上实现的,OSD (on screen display) function, based on the Xilinx FPGA, achieved in DM642
A8.rar
- 两个进程的并串转换设计，VHDL的Xilinx的开发环境,Two processes and string conversion design, VHDL for Xilinx development environment
vxworks5_5.zip
- Xilinx FPGA的PPC的VxWorks开发向导,Xilinx FPGA development of PPC
Face_Detect.rar
- Xilinx ISE&EDK 8.2平台的人脸检测系统设计,Xilinx ISE
EMIF_COM.rar
- 实现FPGA与DSP之间通信的接口,利用DSP的标准EMIF接口,the interface for TI DSP and Xilinx s FPGAs
LCD.rar
- LCD Interface_Xilinx.CPLD源码参考设计,LCD Interface Xilinx CPLD
gtp.rar
- 一个可以使用的RocketI/O开发实例。基于Xilinx FPGA Virtex5平台。,One can use RocketI/O development example. Based on Xilinx FPGA Virtex5 platform.
xilinx_ise_12
- 最新xilinx_ISE-12.3 version License 扩展名.lic-xilinx_ISE-12.3 version License
readback_crc.7z
- FPGA回读CRC功能,下载FPGA之后如果要检验CRC是否正确，可以使用这个功能，属于XILINX的PRIMITIVE原语，使用非常方便-FPGA readback CRC
ISE_lab17
- 本实验使用 XILINX 提供的IP 核，并例化该IP 核来实现正弦信号发生器的功能。由于 ISE 中有DDS（Direct Digital Synthesizer 5.0）IP 核，因此只需要编写一个顶层文件来调用 Core Generator 生成的IP 即可。-This study provides the IP core using the XILINX, and cases of the IP core to achieve the sinusoidal signal gene
SPI3_8bit
- 一整套通用的用Verilog代码实现的SPI3接口（8bit接口）协议代码，包含ISE工程文件，本代码在Xilinx公司的FPGA上实现，并且有Modelsim仿真的源文件-SPI3 verilog code（including ISE project and modelsim code)