搜索资源列表
mulitcpu
- 用verilog HDL语言或者VHDL语言来编写，实现多时钟周期CPU的设计。能够完成以下二十二条指定（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs,
091220111singalcpu
- 用verilog HDL语言或者VHDL语言来编写，实现单周期CPU的设计。能够完成以下十六条指定： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs, rt sltu rd, rs, rt slti
exp3
- 指令设计实现及CPU控制器设计verilog实验报告，含源代码-The design and implementation of instruction and the CPU controller design verilog experimental report, including source code
Nios
- 利用Quartus II实现基于Nios的CPU软核设计实现。包括基本原理和实现代码。-Make use of Quartus II realization to design a realization according to the Nios CPU soft pit.Include basic principle and carry out a code.
mipsoc
- 这是一个使用veriylog语言编写的微型CPU程序，使我在组成原理课程设计中所开发的程序。-This is a miniature CPU to use veriylog language program, so that the program I developed in the composition of the principles of curriculum design.
ALU
- 11条指令MIPS指令系统CPU中的ALU设计-11 instruction in the MIPS instruction ALU design in the system CPU
8bitcpunew
- 设计一个8位的CPU 有完整的程序包 仿真结果-Modern communication system ( MATLAB ) Edition ( Second Edition ) MATLAB+ source code for all
D3D11-terrain-rendering
- 设计了一种基于GPU编程实现的大规模地形场景的实时绘制与漫游算法。利用GPU端完成地形网格更新、地形块的自动选取、高度图和纹理图采样等大部分计算工作，大大减轻了CPU端的计算负载。-designed a high performance technique for real-time rendering and roaming of large-scale terrain environment based on GPU programming. GPU undertaked most of t
Alcohol-gas-intelligent-alarm
- 本文设计了一种基于单片机控制的酒精气体报警器，系统主要由传感器及调理电路、单片机最小系统、A/D转换部分、LED显示部分组成，主要使用了MQ3酒精传感器、A/D转换器ADC0804、LED数码管和蜂鸣器等。该系统利用单片机中I/O接口，充分利用了CPU的资源空间，简化了测量电路以及程序调试的复杂过程。先采集传感器输出的模拟信号，再由ADC0804将模拟量转化成数字量，并用单片机处理数据，最终显示测量的酒精浓度。主要解决方案是将采集到的模拟信号转换成数字信号，再由酒精浓度和电压的转换关系将酒精浓度
ProcessManage
- 1 操作系统课程设计 2 模拟CPU进程调度 3 实现时间片轮转调度算法 4 实现最短作业优先算法-1 operating systems course design 2 simulation CPU process scheduling 3 round-robin scheduling algorithm 4 shortest job first algorithm
Java-HardwareIDUtils
- JAVA源码,本人原创开发和整理，经过多个商业软件检验的代码，取得机器的硬件指纹， 设计支持windows、linux、OS等操作系统平台，目前已经支持windows平台，可根据思路自行补充linux和OS平台下的一些api，取得机器硬件指纹（cpu 序列号、mac地址、BIOS序列号、硬盘ID），主要用作软件授权使用对象的锁定，只允许指定的机器硬件使用您的软件 另外在util包内有常用的一些文件、时间、数组等处理的util类，可供参考。-Original development and c
acc8
- VHDL语言设计八位加法器，可用于CPU中的加法模块，-VHDL language eight adder, adder module can be used for the CPU,
8weicpu
- VHDL语言设计的8位简单的CPU，可以实现包括加法，减法，移位操作，赋值，自加等十多种基本的操作-8 of the VHDL language simple CPU, you can achieve more than 10 kinds of basic operations including addition, subtraction, shift operations, assignment, since Canada
dmcan8255
- 设计软件在每按一次单脉冲按钮产生一个正脉冲使8255产生一次中断请求，让CPU进行一次中断服务：读取拨动开关状态，设定3中状态，每种状态屏幕显示不同信息，例如“1”状态屏幕显示“DOING ONE”，“2”显示“TWO”，“8”显示“EXIT”-Design software in a single pulse button, a positive pulse to make 8255 to generate an interrupt request to allow the CPU to an
CPUsheji
- 通过设计一个简化的计算机模型，培养利用有限状态机的概念设计复杂电路的思维，在设计过程中体会VHDL的RTL风格描述以及EDA工具Quartus的使用方法。同时了解CPU的控制原理与控制过程 通过动脑和动手解决数字逻辑设计中的实际问题，明确，巩固和灵活应用所学的理论知识，提高设计能力和实践操作技能。 -Through the design of a simplified computer models, to cultivate the concept of finite state ma
pinlv
- 风速测试cpu的某些测试程序已经成功了。也可以做为毕业设计的东西-The wind speed test some cpu test program has been successful. Things can be used as a graduation project
DataCycle
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-cpu cpu cpu cpu cpu cpu cpu cpu
PipelineSim
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
PIPELINE
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
PipelineCPU
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par