搜索资源列表
AD9851
- AD9851资料 适用于DDS 可用于波形发生器-AD9851 data can be used for DDS waveform generator
22222222222
- 地址线为8位，数据线为八位的正弦信号发生器，采用文本原理图混合输入的方法。-8-bit address lines, data lines for the eight sinusoidal signal generator, using the text input method for mixed schematic.
MatrixTranspose
- 数据结构中实现矩阵转置功能，利用随机数产生稀疏矩阵。-Data structure to implement matrix transpose function, sparse matrix using random number generator.
project
- 任务具体的技术描述，如： 学号指纹生成器的核心是根据组员学号的输入，生成对应的操作符，对组长学号进行迭代操作。 4个七段码作为组员学号的输入显示，和每次运算结果的输出显示； 2个开关状态 sw[3:0]作为组员数据输入 4个按键分配 btn[1]作为读按钮，用于读入组员学号数据，btn[0]为操作控制按钮，按一下对应一次学号操作； -Descr iption of specific technical tasks, such as: student number gener
multi-function_waveform_generator
- 实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 -4 sine wave to achieve common, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A duty cycle is contr
ddsforsinandcos
- 利用VerilogHDL调用MATLAB产生的数据实现基于DDS技术的正余弦信号发生器，输出位宽为16。-Using the data generated VerilogHDL call MATLAB implementation is based on DDS technology cosine signal generator, the output is 16 bits wide.
boxingfashengqi
- 波形发生器一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常-A data signal generator, waveform generator, in the debugging of hardware, it is often necessary to add some signal to observe the circuit is working properly
parity_generator
- parity generator Parity bits are extra signals which are added to a data word to enable error checking. There are two types of Parity - even and odd. An even parity generator will produce a logic 1 at its output if the data word contains an odd num
VHDL
- 时钟发生器用于生成不同的时钟信号clock、clk2、fetch与alu_clk，产生的时钟信号clk送往寄存器与状态控制器，时钟信号clk2送往数据控制器与状态控制器，信号fetch送往数据控制器与地址多路器，信号alu_clk送往算术逻辑单元。-Clock generator to generate different clock signals clock, clk2, fetch and alu_clk, generated clock signal sent to register w
ZCBB
- 1、 用Office Excel设计Excel模板，确定要打印的数据格式。 2、 用紫辰报表设计器，建立打印数据与Excel模板的关系。 紫辰报表设计器，支持打印方案、打印项目概念。打印方案是指要具体打印的业务类型，如发货单。打印项目是指可选的打印格式。一个打印方案可提供多种打印项目，可选其中一个作为默认项目。 紫辰报表，将打印数据分为主单和明细两部分。主单是指仅出现一次的数据，明细是指可多次重复出现的数据。 3、应用程序调用生成器，完成报表的预览、打印。 -1, with
lab7
- Ns2网络脚本的生成器NSG的使用，测试各TCP，UDP数据流的时延-Ns2 NSG network scr ipt to use the generator, test the TCP, UDP data stream delay
FPGA-multi-purpose-function-signal
- 基于FPGA的多功能函数信号发生器：基于FPGA实现直接数字频率合成，该函数信号发生器可以实现正弦波、三角波、方波、锯齿波等多种波形输出，输出信号的频率和幅度可调，利用单片机完成整个电路的时序控制、数据处理和实时显示输出。-Based on FPGA multi-purpose function signal generator: based on FPGA realizing direct digital frequency synthesis, this function signal ge
DualPortRam
- A systemc implementation of dual port ram module. A vcd file as the sample result is also included. There is a generator for reading/writing data from/to the two ports of the RAM, the tracing of which is offered using the sc_trace API.
trans_sigPnoisePinterference
- 根据直扩原理，首先有随机数发生器产生一系列二进制信息数据（+1，-1），每个信息比特重复Lc次，Lc对应每个信息比特所包含的伪码片数，包含每一比特Lc次重复的序列与另一个随机数发生器产生的PN序列c(n)相乘。然后在该序列上叠加高斯白噪声和形式为i(n)=Acosw0n余弦干扰下次信号，切余弦干扰信号的振幅满足条件A<Lc。在解调器中进行与PN序列的互相关运算，并且将组成各信息比特的Lc个样本进行求和。加法器的输出送到判决器，将信号与门限值0进行比较，确定传送的数据为+1还是-1，计数器用
Addr_Generator
- 其中start是开始信号，上升沿启动控制单元；CLK是工作时钟；CtrlAddr是读取控制字时的地址；CtrlData是读取的控制字；Reading是读信号；EOP是本次AD采样完成信号，只有当AD1和AD2均完成后EOP才为高；EN是允许信号，启动分频器、地址发生器；N是分频系数；Addr1和Addr2分别是AD1和AD2数据存储的起始地址；NUM1和NUM2分别是采样点数。 控制字分别表示分频系数为2，AD1起始地址为1，采样点数5，AD2起始地址为3，采样点数为4。 -Where
Quicksort_ppt_and_src
- 清华算法课同学课堂上做的讲座，ppt详细讲解了快速排序的原理和算法，cpp文件时详细的算法实现，并附有自己写的随机数据文件生成器-Tsinghua algorithm class students do in class lecture, ppt explained in detail the principles and algorithms quicksort, cpp file, the algorithm in detail, together with random data file
PCK_CRC3_D4
- CRC校验码生存程序 校验序列码生成多项式： X16+X13+X12+X11+X10+X8+X6+X5+X2+1 输入数据为16个字节（128位），输出16bit校验序列-CRC, the survival program check sequence code generator polynomial: X16+ X13+ X12+ X11+ X10+ X8+ X6+ X5+ X2+1 input data is 16 bytes (128 bits), output 16bit
list
- 数据结构 建立多项式链表 并生成多项式加法函数-Data Structure and generator polynomial polynomial addition function list
Internal-sort-of-comparison-method
- 1）对以下9种内部排序算法进行比较：起泡排序、直接插入排序、简单选择排序、快速排序、希尔排序、堆排序、折半插入排序、二路插入排序、归并排序。 （2）待排序表的表长不小于 100；其中的数据要用伪随机数产生器产生；至少要用 5 组不同的输入数据做比较；比较的指标为关键字参加的比较次数和关键字的移动次数（关键字交换为 3 次移动）。 （3）针对不同的输入表长做试验，观测检查两个指标相对表长的变换情况。 （4）随机产生的数据保存到文件 input.txt 中，将各个算法的关键字比较次
motorpasso
- Stepper motor pulse generator. This core receives data through system interconnect fabric (bus slave),generates movements pulse and direction signals and provide a fire signal for printer machines. Need to configure prescaler.