- knn Dear all: this is the k
- libsvm-2.89 SVM
- tt This is visual basic .net coding for research based projects.it is very important to networking concept how to implement in VB.NET
- async_pulse asynchronous fifo with pulse input write by verilog code
- matlab-and-methematical-modeling 针对数学建模的matlab练习资料
- FIFO_ASY 异步FIFO
文件名称:ddsforsinandcos
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：843byte
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
利用VerilogHDL调用MATLAB产生的数据实现基于DDS技术的正余弦信号发生器，输出位宽为16。-Using the data generated VerilogHDL call MATLAB implementation is based on DDS technology cosine signal generator, the output is 16 bits wide.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
ddsforsinandcos.v
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。