CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - data generator

搜索资源列表

  1. fsk_tz

    0下载:
  2. vhdl实现FSK调制,本次毕业设计的数据速率 1.2kb/s,要求产生一个1.2kHz的正弦信号,对正弦信号每周期取100个采样点,因此要求产生3个时钟信号:1.2kHz(数据速率)、120kHz(产生1.2kHz正弦信号的输入时钟)、240kHz(产生2.4kHz正弦信号的输入时钟)。基准时钟已由一个外部时钟120MHz提供,要得到前面三种时钟,就需要首先设计一个模50的分频器产生240kHz信号,再设计一个二分频器,生产一个120kHz的信号,然后再前面的基础上再设计一个模100的分频器,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:768
    • 提供者:
  1. c

    0下载:
  2. 对以下六种常用的内部排序算法进行比较:希尔排序、直接选择排序、快速排序、直接插入排序、堆排序、冒泡排序、。 (2)待排序表的表长和数据可以由用户自己确定,也可以由随机数产生程序自动产生;至少要用五组不同的输入数据作比较;比较的指标为关键字的比较次数和关键字的移动次数(关键字的交换计为三次移动)。 (3)最后要对结果作出简单分析。 -Six commonly used internal sorting algorithm: Hill Sort by direct selection s
  3. 所属分类:Data structs

    • 发布日期:2017-03-30
    • 文件大小:9046
    • 提供者:朱俊杰
  1. ThreeLayers

    0下载:
  2. vs简单三层代码生成器,自动生成models,业务逻辑层,数据访问层-vs simple three-tier code generator to automatically generate the models, business logic layer, data access layer
  3. 所属分类:CSharp

    • 发布日期:2017-04-16
    • 文件大小:73982
    • 提供者:zxc
  1. bank

    0下载:
  2. 数据结构大型试验-银行模拟系统 (1)通过程序动态模拟银行顾客在一家有n>=2个窗口的银行的到达和离开情况。 (2)通过计算每位顾客的平均等待时间及每一窗口处于“繁忙”状态的百分比,来测试银行的服务效率。 (3)实现中,可以用时间代表银行活动的对象,用事件驱动来模拟这些活动,并以概率(随机数发生器)来描述预期的客户到达率和银行职员为一个顾客服务所需的时间。 (4)在实验中,可改变参数(如银行窗口数、客户到达率、服务时间等),测试银行的服务效率。要求在各种情况下,模拟测试都能
  3. 所属分类:Data structs

    • 发布日期:2017-04-09
    • 文件大小:1054926
    • 提供者:fsn
  1. DDC_VHDL

    0下载:
  2. DDS信号发生器,可以生成方波,三角波以及正正弦波等,只要稍微修改下输入数据即可生成任意的波形。-DDS signal generator can generate a square wave, and some small modifications to the next input data to generate arbitrary waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:440308
    • 提供者:逸风
  1. dlt

    0下载:
  2. C#写的体彩大乐透开奖数据自动更新小工具,有简单的统计和随机号码生成-Lottery Lotto lottery data is automatically updated tools written in C#, simple statistics and random number generator
  3. 所属分类:Other systems

    • 发布日期:2017-03-25
    • 文件大小:13601
    • 提供者:fqjp
  1. pproofilecreer

    0下载:
  2. 剖面生成器,csharp与supermap开开发,根据一定的规则由钻孔点的记录数据生成剖面 -The profile generator, csharp supermap of open development record data generated by the drilling point profile, according to the rules
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-07
    • 文件大小:204368
    • 提供者:nu
  1. bps

    0下载:
  2. 本软件使用keilc51编写,主要功能:利用51IO来模拟波特率发生器,实现模拟串口发送数据。-The the software use keilc51 written main functions: the use of 51IO to simulate baud rate generator, analog serial send data.
  3. 所属分类:SCM

    • 发布日期:2017-11-14
    • 文件大小:35435
    • 提供者:lianwei
  1. SINS_DV

    0下载:
  2. matlab编写的轨迹发生器用于制造原始数据-matlab write the trajectory generator used in the manufacture of the raw data
  3. 所属分类:matlab

    • 发布日期:2017-09-27
    • 文件大小:5170176
    • 提供者:
  1. LSY_wave

    0下载:
  2. 比赛时写的李萨如波形发生器的代码,用verilog写的,里面集成数据采集和DDS波形发生。-Game when writing the the Lissajous waveform generator code, written in verilog the inside integrated data acquisition and DDS waveform generation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:7559942
    • 提供者:吕俊
  1. AD9850

    0下载:
  2. AD9850并行串行测试程序。芯片原理图,英文数据手册,串行AD9850使用手册,基于AD9850可编程信号发生器的设计等相关设计论文。-AD9850 Parallel Serial testing procedures. The chip schematic data sheet in English serial the AD9850 use of manual, based on the design of the the AD9850 programmable signal genera
  3. 所属分类:SCM

    • 发布日期:2017-11-10
    • 文件大小:18473984
    • 提供者:xid
  1. Cclooudmoddell

    1下载:
  2. 云模型发生器包含基本云发生器,x条件云发生生器,y条件云发生器现已用于数据挖掘等基本领域 -Cloud model generator contains the basic cloud generator x conditions cloud generator y condition cloud generator is now used for data mining
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-26
    • 文件大小:1284
    • 提供者:guowai
  1. New-ARMA-model-

    0下载:
  2. 运用粒子群优化算法对ARMA(p,q)模型的阶数进行优化是可行的,且利用优化后的ARMA模型对航空发电机状态趋势进行分析的结果十分准确,与原始数据所表现出的航空发电机状态变化趋势基本一致。经计算,此时分析结果的平均相对误差较小,仅为1.38 ,与优化前构建的ARMA模型相比,平均相对误差降低0.23个百分点,优化效果明显。-Using particle swarm optimization algorithm to optimize the order of the ARMA (p, q) mo
  3. 所属分类:matlab

    • 发布日期:2017-11-05
    • 文件大小:9582
    • 提供者:鹿丸九
  1. chuankou

    0下载:
  2. 用中断法编出串行口方式1下的发送程序。设单片机主频为6MHZ,定时器T1用作波特率发生器,波特率为2400b/s,发送字符块在内部RAM的起始地址为TBLOCK单元,字符块长度为LEN。要求奇校验位在数据第8位发送,字符块长度LEN率先发送。-Send serial port interrupt method to compile the program. Let microcontroller clocked at 6MHZ, timer T1 as baud rate generator,
  3. 所属分类:SCM

    • 发布日期:2017-11-16
    • 文件大小:3409
    • 提供者:jingzai
  1. xinyuanheji

    0下载:
  2. 一个比较完整的信源产生器,既可以自动随机产生数据,也可以手动设置产生所需要数量的数据-A complete source generator, either randomly generated data, can also be manually set to produce the required number of data
  3. 所属分类:matlab

    • 发布日期:2017-12-05
    • 文件大小:3520
    • 提供者:谷丰
  1. cwcms

    0下载:
  2.   CWCMS创文企业网站系统,可全站生成静态HTML,网站前台采用DIV+css,模块与代码分离,后台可自定义模板,对SEO特别友好,后台的功能模块有:系统设计、上传设置、模板管理、自定义标签、静态生成、数据备份、分类支持三级、自定义单页、留言、用户管理、发布新闻和产品信息、内链、友情链接、广告、HTML和XML网站地图生成等功能,是一套风格简洁、功能实用的企业CMS系统。-CWCMS Chuangwen corporate website and can generate static HT
  3. 所属分类:WEB(ASP,PHP,...)

    • 发布日期:2017-11-10
    • 文件大小:566862
    • 提供者:郑孟华
  1. Voltage-detection-system

    0下载:
  2. 上位机程序用VB编写,数据采集程序用汇编语言编写,随机电压发生程序用C语言编写。通过串行接口将采集的数据传到上位机中,需要编写上位计算机程序,对采集的数据进行处理,如显示当前值、画出一定时间内的记录曲线等。-The host computer program written in VB, data acquisition program written in assembly language, random voltage generator program written in C lang
  3. 所属分类:SCM

    • 发布日期:2017-11-27
    • 文件大小:143875
    • 提供者:liuxing
  1. LAB10

    0下载:
  2. DSP实验的第十个,是关于任意信号发生器的,有数据定标,和 线性调频。-DSP experiments tenth arbitrary signal generator, data scaling, and linear FM.
  3. 所属分类:MiddleWare

    • 发布日期:2017-11-24
    • 文件大小:182837
    • 提供者:caicai
  1. SMIB

    0下载:
  2. Two files 1. Data for Single machine Infinite Bus bar of power system. the generator data is based on MMF method which is described in Kundur, Power System Stability. 2. performance of Power System Stabilizer (PSS) for inter-area oscillations. T
  3. 所属分类:Development Research

    • 发布日期:2017-11-11
    • 文件大小:24061
    • 提供者:Chaitanya
  1. n-bit

    0下载:
  2. n bit parity generator is a versatile program that adds parity bits for any length of data the user enters . It accurately adds parity bits on the MSB and solves the problem during any kind of digital communication protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:7087
    • 提供者:srivhdl
« 1 2 ... 9 10 11 12 13 1415 16 17 18 19 ... 28 »
搜珍网 www.dssz.com