搜索资源列表
我的SDRAM资料收藏
- RAM(Random Access Memory)随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的,所以很多朋友趁着现在的内存价格很低纷纷扩容了内存,希望借此来得到更高的性能。不过现在市场是多种内存类型并存的,SDRAM、DDR SDRAM、RDRAM等等,如果你使用的还是非常古老的系统,可能还需要EDO DRAM、FP DRAM(块页)等现在不是很常见的内存-RAM (Random Access Memory) random access memory system performa
完全硬件手册
- RAM(Random Access Memory)随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的,所以很多朋友趁着现在的内存价格很低纷纷扩容了内存,希望借此来得到更高的性能。不过现在市场是多种内存类型并存的,SDRAM、DDR SDRAM、RDRAM等等,如果你使用的还是非常古老的系统,可能还需要EDO DRAM、FP DRAM(块页)等现在不是很常见的内存-RAM (Random Access Memory) random access memory system performa
DDR(双速率)SDRAM控制器参考设计VHDL代码
- SDRAM的控制程序很复杂,这个对大家肯定有帮助!
DDR控制器
- 不错很详细
AVR位操作通用支持库,傻孩子编写
- AVR位操作通用支持库,傻孩子编写,提供了针对PORT的位操作和部分PIN、DDR的位操作。
ddr_sdram
- ddr_sdram的控制程序,希望有用。
ddr_sdram_controller_vhdl.rar
- DDR SDRAM控制器的VHDL代码已经测试,DDR SDRAM controller VHDL code
DDRSDRAM_controller
- ddr sdram控制器,lattice器件的参考设计,比较详细-ddr sdram controller, lattice components of the reference design, very detailed
sram
- sram操作vhdl源程序,内有sdram模型,控制器设计,及测试源程序-sram operating in vhdl \doc DDR SDRAM reference design documentation \model Contains the vhdl SDRAM model \route Contains the Quartus 2000.05 project files a routed controller design \simulation
smdk2416_rev0_1_cpu_ddr2_080529
- 三星新的ARM9 S3C2416的电路图纸,可支持DDR2,MLC FLASH-Samsung ARM9 S3C2416 new circuit drawings, supports DDR2, MLC FLASH
Crack_QII81_FULL_License
- quartus 8.1 ipcore lic,包含ddr、ddr2、fir、nco-quartus 8.1 ipcore lic, with ddr, ddr2, fir, nco
DDR_FLASH_VHDL_Verilog
- FPGA DDR 外部RAM 读写的verilog代码,以及FLASH的vhdl代码-DDR SRAM READ AND WRITE VERILOG CODE ,FLASH VHDL CODE ,FPGA
omapl138
- OMAPL138的GEL和DEMO例程,方便快速进行项目的开发-OMAPL138 of GEL and DEMO routines to facilitate rapid development of the project
ddr_ddr2_sdram9.0
- altera 公司提供的ddr_ddr2_sdram9.0,DDR2 SDRAM 源代码-altera provided ddr_ddr2_sdram9.0, DDR2 SDRAM source code
DDR_Eye_Patterns
- DDR1 DDR2 DDR3眼图分析。本文根据自己设计的DDR“读”“写”分离软件,介绍一种把“读”眼图和“写”眼 图分离开的方法,并创新地引入模板测试的方法。-DDR1 DDR2 DDR3 Eye Patterns
simulator
- 开源的基于SystemC的模拟器,可以模拟ARM CPU, Cache, DDR,NOR, NAND, 时序和功耗均可以正确模拟。-This simulator is a cycle-accurate system-level energy and timing simulator. Developed by Embedded Low-Power Laboratory, Seoul National University. The simulator’s underlying kernel is
EP3C120
- EP3C120的官方开发板原理图,cyclone iii 系列最大的FPGA.-EP3C120s official development board schematics, cyclone iii series of the largest FPGA.
1
- PCIE 与DDR的接口范例,由altera提供-PCIE and the DDR interface examples provided by the altera
DDR_SPEC
- DDRSRAM 由于经常看到,经常用到,所以还是大家下载下来看看吧!-DDRSRAM often see as a result, frequently used, so we downloaded it to see!