搜索资源列表
fifo88
- 8*8位的先入先出（fifo）数据缓冲器的vhdl源程序-8 * 8 of the first-in-first out (FIFO) buffers the data source VHDL
vhdl_fifo
- 用vhdl编写的fifo队列.可以在maxplus2平台上使用.-using VHDL fifo prepared by the cohort. Maxplus2 platform can be used.
my_ramlib_06
- 包括各种类型存储器的VHDL描述，如FIFO，双口RAM等 -including various types of memory VHDL descr iption, such as FIFO, Dual Port RAM, etc.
VHDL_Memory_Library_Code
- 通用存储器VHDL代码库,The Free IP Project VHDL Free-FIFO, Quartus standard library. -generic VHDL code for memory, The Free Project VHDL IP Free-FIFO, Quartus standard library.
FIFO_Memory
- VHDL设计——FIFO存储器设计-VHDL design -- FIFO design
ram
- 本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulation test has been passed to ens
buffervhdl
- 电子EDA,VHDL语言设计8位的fifo数据缓冲器的vhdl源程序
fifo_vhd
- vhdl编写的fifo程序-VHDL procedures prepared by the fifo
ramlib_06
- 这是一个有关FIFO的VHDL 程序。。。请大家下载分享。
fifo_VHDL
- FIFO的源代码，详细描述FIFO的工作原理和过程，用VHDL编写。
video_fifo
- 有关视频方面的fifo设计,vhdl编写
fifo8_8
- 8*8位的fifo数据缓冲器的vhdl源程序。经过quartus ii 6.0 验证成功。
generalFIFO
- 通用FIFO的VHDL编程 字深和字长可以自己设计
16×4bitFIFO
- 16×4bit的FIFO设计,VHDL语言编的的，能在ISE上仿真出来结果。
sram
- FPGA向SRAM中写入数据(VHDL编程)，包含通用fifo，sram等
asyn_FIFOrealizedbyVHDL
- 一个比较经典的用VHDL实现的FIFO论文
uart_regs
- 可以直接下载到芯片用的带有FIFO的完全UART程序，vhdl语言编写。
uut_3
- VHDL设计的FIFO 经典结构 功能详尽 敬请参阅(VHDL designed FIFO classic structure functions in detail please refer to)
uart_design
- UART设计的VERILOG代码，具有FIFO功能，能实现CPU与外设之间的数据与指令通信(The VERILOG code designed by UART, which has the function of FIFO, can realize the communication between the data and the instruction between the CPU and the peripherals)
vhdl实现异步fifo
- 使用vhdl实现异步fifo功能，不占用ram资源，仅占用少量LE资源，且读写计数进行了格雷码转换，使用安全