CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - fpga 开发板

搜索资源列表

  1. Demo-Design-for-Kit-Board

    0下载:
  2. 基于XIlinx FPGA 开发板的一些经典参考设计-Demo Design for the Starter Kit Board of Xilinx FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5622909
    • 提供者:saladin
  1. jing-dain--FPGA-cheng-xu

    0下载:
  2. 关于FPGA的经典算法,包括数码管的编程和显示,用Verilog HDL语言写的程序,在开发板上已经测试成功!-Classical algorithm on the FPGA, including digital programming and display, using Verilog HDL language to write programs, the development board has been tested successfully!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:513582
    • 提供者:chenfeihu
  1. FPGA_UART

    0下载:
  2. 用Verilog语言实现的FPGA UART独立收发模块 思路简单,代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能:串口收到数据后立即回传,此后每一秒串口数据+1再发送。-Using Verilog language independent of FPGA UART transceiver idea is simple, concise code. Development board in Lattice LFE3EA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2838
    • 提供者:朱强光
  1. test8

    0下载:
  2. 这是一个Verilog编写的VGA驱动程序,该程序在FPGA开发板上运行后,能在VGA显示上显示一个行走人的动画-This is a VGA driver in Verilog, the program running in the FPGA development board can display a person s walking animation on a VGA display。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1959512
    • 提供者:徐超
  1. DE2_NIOS_HOST_MOUSE_VGA

    0下载:
  2. 基于altera FPGA开发板的鼠标VGA显示-Altera FPGA development board based on the mouse VGA display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1873217
    • 提供者:thomas yang
  1. ezloader

    0下载:
  2. YCL-USB2.0-FPGA开发板,和ezloadr有关的文件。USB2.0调试系统驱动工具。-Demoboard of YCL-USB2.0-FPGA,files about the ezloader.The tools for system drivers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6673012
    • 提供者:姚树军
  1. Computer-Architecture-lab1

    0下载:
  2. 计算机组成实验作业1,fpga开发板,verilog语言编写-Composition of experimental computer operating 1, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:67178
    • 提供者:聪聪
  1. Computer-Architecture-lab2

    0下载:
  2. 计算机组成实验作业2,fpga开发板,verilog语言编写-Composition of experimental work computer 2, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:891471
    • 提供者:聪聪
  1. Computer-Architecture-lab3

    0下载:
  2. 计算机组成实验作业3,fpga开发板,verilog语言编写-Composition of experimental computer operating 3, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:294069
    • 提供者:聪聪
  1. Computer-Architecture-lab4

    0下载:
  2. 计算机组成实验作业4,fpga开发板,verilog语言编写-Composition of experimental computer operating 4, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3153259
    • 提供者:聪聪
  1. Computer-Architecture-lab5

    0下载:
  2. 计算机组成实验作业5,fpga开发板,verilog语言编写-Composition of experimental computer operating 5, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:5057579
    • 提供者:聪聪
  1. Computer-Architecture-lab6

    0下载:
  2. 计算机组成实验作业6,fpga开发板,verilog语言编写-Composition of experimental computer operating 6, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4274983
    • 提供者:聪聪
  1. ARM9_FPGA

    0下载:
  2. ARM9+FPGA 开发板使用说明书 对接口和功能有详尽的介绍 FPGA开发板 必备-ARM9+FPGA development board manual on the interface and function have a detailed introduction FPGA development board must have
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:261638
    • 提供者:ldd
  1. digitron_driver_VHD

    0下载:
  2. 关于easy fpga开发板的led数码管的驱动; --输入:控制端ctrl_digin[2:0]共三位,表示(0~7)控制8个数码管的选通, -- 数据端dig_dtin[3:0]共四位,表示(0~F)控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出:显示dig_dtout[6:0]共七位,控制A,B,C,D,E,F,G[6:0]小数点不包括在内; -- 控制位ctrl_digout[7:0]共八位,任意时刻只能有一个为高,即只有一个
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:920
    • 提供者:陈伟峰
  1. digitron_driver_V

    0下载:
  2. 关于easy fpga开发板的led数码管的驱动; 此为verilog程序 --输入:控制端ctrl_digin[2:0]共三位,表示(0~7)控制8个数码管的选通, -- 数据端dig_dtin[3:0]共四位,表示(0~F)控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出:显示dig_dtout[6:0]共七位,控制A,B,C,D,E,F,G[6:0]小数点不包括在内; -- 控制位ctrl_digout[7:0]共八位,任意时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:871
    • 提供者:陈伟峰
  1. Archive

    0下载:
  2. 几个FPGA开发板上的实验源代码,值得参考学习!-Several experiments on the FPGA Development Board source code, it is also useful to learn!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:8779
    • 提供者:李飞
  1. Verilog-Experiment

    0下载:
  2. FPGA开发板Verilog源程序,十分值值学习! -FPGA Development Board Verilog source program, great value!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:46006272
    • 提供者:李飞
  1. VerilogHDL-REV3.0

    0下载:
  2. FPGA开发板程序讲解,是黑金开发板上面的,十分值重学习!-FPGA Development Board explained, is black gold Development Board, great value!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10858953
    • 提供者:李飞
  1. ssd

    0下载:
  2. 一个fpga开发板上的数码管应用,是用verilog编写,已经在开发板上-a SSD practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:142319
    • 提供者:师孝炎
  1. uart

    0下载:
  2. uart代码在FPGA开发板与电脑之间上实现其功能-uart code between the FPGA development board and computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2741
    • 提供者:jame
« 1 2 ... 9 10 11 12 13 1415 16 17 18 19 ... 41 »
搜珍网 www.dssz.com