搜索资源列表
dflipflop
- fpga verilog 入门级D触发器代码仿真及说明-fpga verilog entry-level D simulator trigger code and descr iption
mx7821
- 将D/A输出信号连接到A/D的输入，通过FPGA采样模块转换成数字信号。该模块由设计文件mx7821.v完成-The D/A output signal is connected to the input of the A/D, the FPGA module into a digital signal sample. The module is done by design documents mx7821.v
Software-Radio-Based-on-DSP
- 本文介绍了一种通用的软件无线电平台, 该平台以高性能DSP 为数据处理核心, 利用高速串行接口进行数据调度, 结 合外围的FPGA 和高速A/D、D/A, 可应用于多种制式的无线通信系统。-This paper describes a generic software radio platform, high-performance DSP core data processing, the use of high-speed serial interface for data schedu
pseudo-sequence-vhdl
- 常用的几种伪随机序列的仿真及性能分析，进而运用组合序列的思想，尝试不同的序列以不同组合方式生成的新的伪随机序列，并用FPGA分析其性能，得出组合序列的一般的规律，借此推导出了一种新的组合序列——异族Gold组合序列。-Through simulation and performance analysis of several commonly use¬ d pseudo-random sequence in the FPGA environment, use the ideas of c
635355963606373750
- 本文介绍了应用FPGA实现对高速A/D转换芯片的控制电路，介绍了这一控制的设计思想，并提出了通过双口RAM实现FPGA与慢速度的单片机进行双机数据通信处理的解决方案。- Data acquisition is an item of indispensable technology which is essential to the industrial control system. As the increasing need for speed performance of the da
ads1675
- 通过FPGA读取24Bit的A/D芯片ADS1675的VHDL代码程序-VHDL Code for 24 bits ad1675
DAC8812
- 控制16Bit的D/A芯片DAC8812的FPGA的VHDL代码-FPGA Code control DAC8812
fir18
- 介绍了一种基于FPGA和高精度A/D转换器结合的FIR滤波器电路系统,该滤波器采用乘法累加器算法,并利用X ilinx公司XC3S500E的FPGA进行试验验证,主要包括对输入的正弦波信号进行A/D转换后进行滤波,通过上位机显示滤波结果。 -Introduces an FPGA-based FIR filter circuit systems and high-precision A/D converter combined, the filter algorithm using multipl
my_uart2
- 基于FPGA的串口通信源代码。已经经过调试助手测试，-Release 13.2- WebTalk (O.61xd) Copyright (c) 1995-2010 Xilinx, Inc. All rights reserved. Project Information -------------------- ProjectID=BFC2DD71D6FA404A87FDA640DB4B5999 ProjectIteration=14 WebTalk Sum
sha1_v01
- sha1_testbench.v -- Testbench with vectors NIST FIPS 180-2 sha1_exec.v -- Top level sha1 module sha1_round.v -- primitive sha1 round dffhr.v -- generic parameterizable D-flip flop library Performance Analysis Performance equa
RIF
- implementation d un filtre RIF sur une carte fpga à l aide d une machine à etat
DDS
- 基于fpga的DDS详细设计方案 verilog语言 正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-Direct Digital Synthesizer base on fpga use verilog Sine calculator to calculate the value of the digital phase sine wave amplitu
pal
- FPGA产生PAL-D的VHDL和Verilog代码。-The code is used to generate the sequence of PAL with FPGA in VHDL and Verilog
ADC3208ctr
- get 8 A/D to FPGA MCP3208 by vhdl-get 8 A/D to FPGA MCP3208 by vhdl
FPGAbasedprogramable-PROWER
- 本设计提出了一个基于FPGA的程控稳压电源的方案。通过按键向FPGA输入信号，FPGA得到“十位”和“各位”计数脉冲信号，通过计数器模块计数，内部计数器的信号一路送给外部显示电路来显示当前的电压值，另一路经过D/A转换器（DAC0832）输出模拟量，再经过运算放大器隔离放大，控制输出功率管的基极，随着功率管基极电压的变化而输出不同的电压，同时实现双路输出。实际测试结果表明，本系统具有易调节，高可靠性，操作方便，电压稳定度高，其输出电压采用了数字显示的特点。-This design present
DesVer
- 实现FPGA中执行DES算法，通过RS232实现数据传送功能 -Implement FPGA DES algorithm is d, data transfer function via RS232
phase_shift
- cpld/fpga实现移相功能 d触发器 数据选择器 单片机接口-phase_shift using cpld/fpga
detection-couleur
- Implémentation d’un algorithme de détection de la couleur sous FPGA
dwn_sampler
- Multirate digital signal processing system which includes sampling rate conversion. This technique is necessary for systems with different input and output sampling rates, as the proposed multirate device is downsampler FPGA implementation of
vga_controller
- le code chdl d un controlleur vga d une carte fpga