搜索资源列表
DTXS
- Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现
trafficlight
- 次程序为用VRILOG HDL 编写的交通灯控制程序
adder
- 此程序为用VERLOG HDL编写的一个完整的3位加法器。
verilog_code
- 有用的verilog hdl实验用程序 配有截图
TOUBIYINLIAO
- verilog HDL自动投币售饮料机程序，分一元和五毛，有找零功能。
leapyear
- 本程序用HDL语言实现闰年的判断,在ISE8.21中调试通过,比较适合初学者.
7851654
- 8.12 MASK调制VHDL程序及仿真,完增的、、用hdl完成了mask的编译和仿真
UART_send
- Verilog HDL 串口发送程序，在ACTEL Fusion FPGA上实验成功 ，和大家一起分享！^_^
vhdl
- 非常经典的verlog hdl 语言学习教程及开发程序开发事例
FT245BM
- 这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言
Verilog_code
- 本程序（状态机）使用Verilog HDL语言编写，并通过QuestaSim仿真。
task_function
- 自己编写的一个verilog HDL小程序，实现基本的task调用function的功能，对初学者有用。在xilinx的ISE仿真调试通过
jiaotdengCPLD
- 这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
Frequency_divider
- 用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序
68013FIFOIN
- Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。
ThreeSimulatedElevator
- 我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写
risc_cpu
- 这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。-This is the RISC cpu code which writed by Verilog HDL.This code has ten subprogram which came true the simple RISC cpu. Beginner can reference this e
秒表设计
- 用verilog hdl实现的秒表程序。可以精确计时到1分，可简单修改程序后实现更长时间的计时。
四相载波发生器
- 本代码采用Altera公司的FPGA为主控芯片，以开发软件QuartusⅡ为工具，采用EDA设计中的自顶向下与层次式设计方法，使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。还完成了输入为14MHz，输出为70MHz的四相序方波载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。
viterbi.rar
- 这是一个用VERILOG HDL语言编写的viterbi译码程序,This is a language VERILOG HDL by the viterbi decoding process