搜索资源列表
loongson
- 龙芯2E处理器用户手册 中国科学院计算技术研究所 意法半导体公司 2006年 9 月 龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指 令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件 中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原 来的顺序，以保证精确中断和访存顺序执行。 -Godson 2E processor user manual CAS Institute of Comp
Godson1
- 龙芯一号的数据手册！ 通用32 位微处理器，支持MIPS-III 指令 主频为200~266MHZ 基于操作队列复用的高效7 级标量流水线 高效的64 位浮点流水单元 浮点性能220 MFLOP @250MHz 内置MMU、TLB 实现从程序虚拟地址到CPU物理地址的转换-Godson manual data on the 1st! Definitive 32 microprocessor, support MIPS-III Directive megabyte of 2
MipsIt
- 可以自由开发的MIPS仿真器模型(.exe),指令执行动画显示.通过修改graphics和对应的元件和互联文件(.dit)可以自己画流水线,其中.dit文件使用简单的硬件描述语言编写.而mipsit是对应的软件开发环境,为自己设计的流水线编程.学习体系结构的好东西-This is a system consisting of a software development environment and a highly flexible microarchitecture simulator
Simulator
- 基于VC++的MIPS五级整数流水线模拟系统，附有设计文档与源代码。-VC++ for MIPS based on five integer pipeline simulation system, with design documents and source code.
instruction_decode_v
- MIPS 5 stage pipeline, this file is for instruction decode. you can use it to place in pipline. this has been used in a study lab.
Simulators
- 基于VC++的MIPS五级整数流水线模拟系统，附有设计文档与源代码-VC++ for MIPS based on five integer pipeline simulation system, with design documents and source code
spim-8.0
- 一个模拟MIPS结构cpu的程序，完成cpu的基本功能，用于模拟5级流水cpu-Structure of a simulated MIPS cpu' s program, complete the basic functions of the cpu, used to simulate the 5-stage pipeline cpu,
MIPS_Pipelined_CPU
- MIPS Pipelined CPU written on VHDL with commands, 5 stage pipeline
pipelined_mmmips
- pipeline implementation of simple mips in computer architecture with hazards included.
s_mips
- FPGA verilog mips processor - pipeline reference
PipelineCPU
- 这是我们设计的一个MIPS流水线CPU，基于Verilog HDL语言实现。它与传统的MIPS流水线CPU不同点在于，5个流水段各自维护一个变量(SelType)表明当前正在执行的指令类型，这样处理数据冒险、loaduse冒险或者跳转冒险时候每个段都能知道其他段正在处理的语句，从而方便我们的处理。-This is a MIPS pipelined CPU based on Verilog HDL language to achieve. It the the MIPS pipelined CPU
MIPS789
- 一个32位的5 级流水线处理器。在构架这个处理器的结构过程中是按照MIPS指令进行各个流水段的功能划分，并且在处理各种相关的时候参照了手头上的一个GCC_MIPS的C 语言编译器，因此支持MIPS 1指令系统。编译器的支持使这个核心有了实用价值，这个核心可以应用于各种嵌入式系统设计，代替常规的单片机实现片上系统，还可以在一个芯片里加入多个内核并且灵活的总线连接实现多处理器设计。-A 32-bit pipelined processor 5. In the framework of this pr
PipelineCPU
- 设计一个32位流水线MIPS微处理器，具体要求如下： 1. 至少运行下列MIPS32指令。 ①算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令：SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 ⑤无条件跳转指令：J、JR。 ⑥数据传送指令：LW、SW
MIPS32
- 此資料夾為實現一單一時脈週期MIPS32處理器架構源碼，包含了控制單元、資料記憶體、資料路徑、指令記憶體四個部分，以程式碼: (共10個) instruction_mem.v、data_mem.v control.v、alu_control.v program_counter.v、reg_file.v alu_32bit.v、adder_32.v、sign_extend.v來實現。-MIPS (originally
cpu_design
- FPGA MIPS架构CPU，五段流水线功能，ISE开发，verilog语言，可综合，模拟结果正确，内含设计报告-FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language
lab28
- 采用5级流水线MIPS微处理器设计，实现32位流水线的算数、逻辑、以为等指令-pipeline MIPS
ppv2
- pipeline流水线用MIPS实现，用的是verilog。解决流水线的各种冲突。-pipeline pipeline with MIPS implementation, using verilog. Resolve conflicts pipeline.
999331
- mips pipeline 模以程序,mfc实现的,功能就不用说了把,大家都知道的,(MIPS pipeline mode to process, MFC implementation, functions are needless to say, we all know,)
PipelineCPU
- 1. understand how to improve CPU performance 2. master the working principle of pipelined MIPS microprocessor. 3. understand the concept of data adventure, control risk and the solution of pipeline conflict. 4. mastering the testing method of pipe
deadiock-server
- mips pipeline 模以程序,mfc实现的,功能就不用说了把,大家都知道的,()