搜索资源列表
FPGA-2DPSK_QDPSK
- 基于FPGA的2DPSK_QDPSK数字调制系统的设计方案 QuartusII软件-Based on FPGA 2DPSK_QDPSK digital modulation system design QuartusII Software
multiplication
- 1.sign_multi文件夹中是有符号数的乘法运算，实现了4bit*4bit的数据运算。 2.unsign_multi文件夹中是无符号的4bit*4bit运算。 以上两个文件均通过Quartusii综合 另外每个文件夹中又包括sign_multi_modelsim和unsign_multi_modelsim文件夹，其中包含了用modelsim仿真的所有文件，已调试通过仿真。-1.sign_multi folder is the multiplication of the
digital-colok
- 用quartusII编写的vhdl代码，在板子上输出的显示就是数字钟，也可以重置、设置时间。-With written in VHDL quartusII code, the output is the digital clock is displayed on the board, you can also reset, and the time.
QuartusII
- 此模块为altera官网提供模块，使用硬件描述语言Verilog语言编写的FFT基于FPGA实现。-This module provides a module for the Altera website, the use of hardware descr iption language Verilog language FFT based on FPGA.
RISC-CPU
- 精简指令集 CPU 通过仿真验证正确 (使用之前务必看readme文件，和结构图!) 1. 此cpu是夏宇闻 verilog数字系统设计教程中最后一章的例程。 2. 学习时务必先搞明白框图原理，和数据流动！！！ 3. 牢记主状态机中一条指令周期中传输的16bit=3bit指令+13bit地址。 4. 理解数据总线，和地址总线。区分数据和地址。 5. 仔细调试，因为书中有很多小错误。 程序经过quartusii编译通过，另外经过modelsim仿真正确。-RISC
lab12
- QuartusII上的有限状态机的工作原理和设计的实现-Finite state machines at QuartusII principles and design
lab11
- 利用几种不同的方式在QuartusII上设计FPGA片上存储器-Using several different ways in the FPGA on-chip memory design QuartusII
vclkdiv
- 在QuartusII软件中用Verilog HDL编写的关于分频器的源代码-With in QuartusII software written in Verilog HDL source code of the divider
ji_shu_qi
- 在QuartusII软件中用Verilog HDL编写的计数器的源代码-Verilog HDL prepared counter with in QuartusII software source code
shift_register
- 在QuartusII软件中用Verilog HDL编写的移位寄存器的源代码-The source code of the shift register in QuartusII software using Verilog HDL prepared
RS_bmq
- 在QuartusII软件中用Verilog HDL编写的RS编码器的源代码-The RS encoder Verilog HDL prepared with in QuartusII software source code
aes
- aes加密算法。。。用quartusii 调试通过哦-aes encryption algorithm. . . With quartusii debugging through, oh. . .
seven_seg
- 环境VHDL,工具quartusII,结合EDA实现，实现功能七段扫描显示-Environmental VHDL, tools quartusII, combined with EDA, achieving functional segment scan display
alarm
- 利用vhdl和verilog两种方式可以实现的fpga芯片的数字钟，其中包含多个可设计改动的个性化模块。源代码利用quartusii平台写作，可移植性很强。-Using vhdl and verilog fpga can be achieved in two ways-chip digital clock, which includes several design changes personality module. Source code using the platform quartu
calculator
- 利用verilog和vhdl两种语言写作的计数器，还有个性化设计模块，利用quartusii平台写作。-Use verilog and vhdl counter writing in two languages, as well as personalized design module, using the platform quartusii writing.
EX4
- 基于可编程器件设计的一个电路，可以实现矩阵键盘的连续输入和数码管的移位显示功能。 1)连续按下按键0~9 、A~E，数字和字母将依次显示在4 位数码管上。 2) 按下F 时，数码管上不显示 F，当前显示的数字按一定频率闪烁。直至按下其他数字和字母后，再次稳定显示4 个数字。以此类推。 3)任何时刻按下实验板上的RST 键，可将电路清零. -Verilog, QuartusII run correctly, can be downloaded to the FPGA. Could
MifFileGen
- 软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数-This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII
caitiao
- QuartusII软件写的四条竖彩条信号，通过ADV7171芯片转成模拟信号在监视屏上显示。-The color bar signal which are writen by VHDL ，with the data of the signal converted to analog signal by ADV7171 ，are showed on TV monitor .
clockend
- 基于QuartusII开发环境，Cyclone III开发板的VerilogHDL多功能数字钟程序。可实现24小时计时，手动校时，闹钟，整点报时功能。分频模块在仿真和烧写是需要改变。-QuartusII based development environment, Cyclone III development board VerilogHDL multifunction digital clock procedures. Can achieve 24-hour clock, manual ti
fsm101101
- 基于quartusII软件的101101有限状态机设计实例，运用VHDL语言描述-101101 quartusII software based finite state machine design examples, the use of VHDL descr iption