搜索资源列表
Four-adder-of-subtracter
- 在max+plus II 的环境下设计4位全加器数字电路 使用vhdl语言,进行设计数字电路的RTL级电路 -Four full adder digital circuit design environment, max+ plus II RTL-level circuit, digital circuit design using vhdl language
FPGA
- FPGA交通灯说明: 1. 本程序使用VHDL加原理图方式设计而成。 2. 实验时,使用Quartus II软件完成了工程管理与下载验证,使用max+plus II软件进行了功能仿真。 3. 由于实验当时对原理图文件缺乏足够的认识,导致原原理图以及仿真输出文件已经丢失。现在的工程 RTL视图以及仿真输出波形均是在Quartus II软件下得到的。-FPGA traffic lights shows:1procedures for the use of the VHDL sch
dftupadatedhandout
- This a very important handout that explains how to use Cadence Encounter RTL Compiler for DFT insertion and Encounter Test for Automatic test pattern generation-This is a very important handout that explains how to use Cadence Encounter RTL Compiler
ethernet_tri_mode_latest[1].tar
- ethernet_tri_mode from opencores.org inlcude rtl and testbench
boot71.tar
- RTL bootloader,是RTL的引导程序,欢迎下载。呵呵 -RTL bootloader
Example-b4-1
- 1. 定制一个双端口RAM,DualPortRAM 2. 在顶层工程中实例化这个RAM 3. 实现这个工程,在Quartus II仿真器中做门级仿真 4. 在ModelSim中对这个工程进行RTL级仿真 -Customize a dual port RAM, DualPortRAM On the top floor of the RAM engineering instantiation To realize the project, in Quartus II simu
fre
- verilog hdl 开发的频率计,运行环境 DE2-115开发板,内有modelsim仿真用的testbench。RTL级代码-verilog hdl developed frequency meter, operating environment, the DE2-115 development board, modelsim simulation of the testbench. RTL-level code
vga_pingpong
- 利用FPGA控制VGA输出在CRT显示器上实现乒乓球游戏,工程在\project文件夹里面 源文件和管脚分配在\rtl文件夹里面 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。在xilinx xc3s400调试通过-The FPGA to control the VGA output table tennis game on a CRT monitor, the project \ project file folder source
Design-exercise-M_sequence
- 通信系统电路设计练习: M序列编码/解码器的设计 作业的背景及训练目的 为了给通信专业的同学们提供一个设计实践的机会,在最短的时间段内掌握数字设计的动手能力,提高Verilog语言的使用能力,所以专门设计了这样一个难度适中的数字通信系统设计练习。本练习是根据工程实际问题提出的,但为了便于同学理解,对设计需求指标做了许多简化。希望同学们在设计范例和老师的指导下,一步一步地达到设计目标。期望同学们能在两至三周内,参考设计范例,独立完成自己的设计任务,在这一过程中学习用Verilog
TxSysRTL
- 寄存器传输级(RTL)例子,用于了解寄存器在Verilog-HDL语言的基本应用-Register transmission level (RTL) example, used to understand the register in the Verilog-HDL basic language application
clock_and_reset
- clock and reset guideline for the implementation at RTL level with diagram illustration.
rtl
- Verilog 蜂鸣器唱歌程序 同时可以显示音调大小-The Verilog buzzer singing program
RTL
- FPGA复位总控制,在工程中用于复位的关键程序-RST_N control based on FPGA
s1_led
- 本次程序通过开发板上面的4个按键控制8个LED。 一个是自己定义的控制方式,一个是符合38译码器的逻辑功能。 目录说明: 工程在\project文件夹里面 源文件和管脚分配在\rtl文件夹里面 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。-This program through the development board above four buttons control eight LEDs. Own de
RTL-files
- ahb2apb bridge top module.
matrix-keyboard-
- 矩阵键盘控制的FPGA,verilog语言实现,包括rtl,ucf,以及testbench的详尽代码-Exhaustive code matrix keyboard control FPGA, Verilog language, including the rtl, ucf, and testbench
CPUsheji
- 通过设计一个简化的计算机模型,培养利用有限状态机的概念设计复杂电路的思维,在设计过程中体会VHDL的RTL风格描述以及EDA工具Quartus的使用方法。同时了解CPU的控制原理与控制过程 通过动脑和动手解决数字逻辑设计中的实际问题,明确,巩固和灵活应用所学的理论知识,提高设计能力和实践操作技能。 -Through the design of a simplified computer models, to cultivate the concept of finite state ma
RTL
- 频率检测模块,停止检测可设10K~100K,低频检测1M,高频检测5M。用于7816通讯模块-Frequency detection module, the stop detection can be set to 10K to 100K, low-frequency detection 1M, high-frequency detection 5M. For 7816 communication module
mkjpeg.tar
- 用FPGA实现的JPEG编码器,可以直接使用,内含完成说明文档,经过验证无误。-• JPEG baseline encoding JPEG ITU-T T.81 | ISO/IEC 10918-1 • Standard JFIF header v 1.01 automatic generation • Color images only (3 components, RGB 24 or 16 bit, YUV input) • T
rtlwifi.patch.tar
- RTL wifi patch ubuntu