搜索资源列表
Sdram_Control_4Port
- ALTERA 的关于对SDRAM控制器操作的verilog相关程序，很不错绝对值得借鉴。
H1wQqGvI
- 详细介绍了ALTERA器件的IP CORE以及如何使用SDR SDRAM CONTROL
source
- SDRAM通用接口程序，和Altera所给标准一致
AlteraSdramIP
- Altera Sdram IP 源码，VHDL写的
DDR
- leon ep2s60 ddr use altera statix2 and add ddr sdram-leon ep2s60 ddr
DE2_70_NIOS_14_ssram
- Altera公司DE-70开发板中16位SDRAM的32位用法，纯硬件实现哦-Altera DE-70 16MX16SDRAM =>32bits
tst_lcd
- 测试字符型LCD 和 SDRAM的代码 在altera IDE 7.2 下测试通过-Test character LCD and SDRAM' s code under test altera IDE 7.2
fpga-display-bmp-pictures
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
DE1_fat32
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
source
- SDRAM控制器源代码，是ALTERA公司的IP源核，很好很强大-SDRAM controller source code, very very strong
sdr_sdram_altera
- ALTERA的SDRAM的控制器和时序文档说明，很详细也很简洁，是一份不可多得的SDRAM开发的参考文档-ALTERA and timing of the SDRAM controller documentation, very detailed but also very simple, is a rare development of reference documentation SDRAM
treff-ddr-sdrh
- 本程序源码是DDR SDRAM控制器的VHDL程序源源码，由ALTERA 提供 -The program source code is DDR SDRAM controller VHDL source source code provided by ALTERA
1_sdram_controller
- 这是altera公司的sdram IP core的用户使用指南，可以参考这个自己开发-sdram control ip core
memorynios
- Altera Fpga 的存储器应用。主要以SDRAM、FLASH、SRAM存储器为主的FPGA存储器系统的扩充与应用。-Altera Fpga memory applications. Main the FPGA memory system based SDRAM, FLASH, SRAM memory expansion.
dab1814114c3
- 此為採用ALTERA所做的DDR 控制器(verilog)- File/Directory Descr iption ============================================================================= \doc DDR SDRAM reference design documentation \model Contains the verilog SDRAM model \route
my_test_rw_pack9
- 基于Verilog HDL的SDRAM控制器。 实验条件： 工具：Quartus II 6.0 ,SignalTap II FPGA：Altera Cyclone EP1C12Q240C8N SDRAM：HY57V283220T-6-SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclon
FA161-SCH
- 联华众科FPGA开发板FA161核心器件为 Altera Cyclone系列FPGA EP1C6，FA161板载有SDRAM，SRAM，FLASH方便制作各种应用，开发板所带资料中包括了上位机与开发板USB通信，上位机与开发板以太网通信，上位机与开发板串口通信例程。FA161板载有USB 1.1，USB 2.0(CY7C68013A)接口，以太网接口(RTL8019AS)。FA161上可以进行HDL程序开发，可以进行nios ii程序开发，可以结合MATLAB制作DSP Builder应用。FA
vga_memory
- 基于ALTERA DE2 开发板开发的关于SDRAM，SRAM以及FlashMemory的程序-ALTERA DE2 development board based on the development of SDRAM, SRAM and procedures FlashMemory
Using_the_SDRAM_on_DE0_Board
- Using the SDRAM on Altera’s DE0 Board with VHDL Designs
61EDA_C915
- altera公司的SDRAM 控制器的ip core源代码 里面包含verilog及vhdl两种语言编写的 方便选择-altera company SDRAM controller ip core source code which contains verilog and vhdl two kinds of language for easy selection