CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - timing

搜索资源列表

  1. EXCEL-TIMING

    0下载:
  2. 自制的EXCEL画时序图程序 输入10101010二进制数值即可显示 输入数据前需加“ ”单引号,不然会被自动转换成科学计数 -Homemade the EXCEL draw timing diagram program input 10101010 binary values ​ ​ to display the input data need to add the " ' single quotes, otherwise it will be a
  3. 所属分类:Other systems

    • 发布日期:2017-03-22
    • 文件大小:539165
    • 提供者:张峰
  1. Zhou-timing-circuit-to-achieve

    0下载:
  2. 简单方便周计时电路的Verilog程序实现-Zhou timing circuit to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:12634
    • 提供者:陈俊辉
  1. TIMEROVERFLOW-FOR-TIMING

    0下载:
  2. 飞思卡尔dg128的实施溢出中断,相当于普通定时有参考价值-Freescale the dg128 the implementation of overflow interrupt, which is equivalent to the common timing reference value
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:389897
    • 提供者:huangtian
  1. labview-timing-

    0下载:
  2. labview定时程序,功能全局变量,可用于计时,定时-labview timing procedures, functions global variables can be used for timing, timing
  3. 所属分类:LabView

    • 发布日期:2017-11-15
    • 文件大小:7554
    • 提供者:homer3000
  1. Timing-and-Clocking

    0下载:
  2. fpga中关于时序与时钟的深度剖析,解释了很多设计时遇到的问题以及解决方案-fpga in depth analysis of the timing clock, explains a lot of the problems encountered in the design and solutions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:284722
    • 提供者:常飞
  1. 12864-serial-timing-to-achieve

    0下载:
  2. 12864 串行 时序 实现-12864 serial timing to achieve
  3. 所属分类:Other systems

    • 发布日期:2017-11-21
    • 文件大小:24153
    • 提供者:张三
  1. LabView-software-timing

    0下载:
  2. LabView中软件定时程序设计,包括介绍C++包如何使用。-LabView software timing in programming
  3. 所属分类:software engineering

    • 发布日期:2017-11-16
    • 文件大小:107074
    • 提供者:xw
  1. VESA-VIDEO-TIMING-DATA-STANDARD

    0下载:
  2. VESA VIDEO TIMING BLOCK EXTENSION DATA STANDARD
  3. 所属分类:Project Manage

    • 发布日期:2017-11-02
    • 文件大小:286601
    • 提供者:ramboo
  1. VASE计算器

    2下载:
  2. 显示器或液晶屏遵循VASE标准时序,很多屏幕是非标的,要经过计算。这就是一款很好的VASE频率计算器。CVT Timing
  3. 所属分类:其它

    • 发布日期:2013-01-09
    • 文件大小:3731
    • 提供者:forbravor
  1. VerilogHDL-for-timing-design

    0下载:
  2. 这是一本关于如何进行硬件时序设计的文档,对时序设计困难的朋友很有帮助 VerilogHDL时序篇.pdf-This ebook is about the timing design in FPGA, very helpful
  3. 所属分类:software engineering

    • 发布日期:2017-11-17
    • 文件大小:5799936
    • 提供者:bingo
  1. Timing-shutdown-procedures

    0下载:
  2. 定时关机程序源码 一个易语言的关机程序源码-The timing shutdown procedures source shutdown process is an easy language source
  3. 所属分类:ELanguage

    • 发布日期:2017-11-19
    • 文件大小:1903
    • 提供者:顾昊
  1. Interpreting-the-Timing-Diagram

    0下载:
  2. 对The 68000 Read Cycle时序的分析-Interpreting the Timing Diagram to the 68000,A 68000 memory access takes a minimum of eight clock states numbered from clock state S0 to clock state S7
  3. 所属分类:software engineering

    • 发布日期:2017-11-01
    • 文件大小:662665
    • 提供者:沙佑平
  1. ADC-Timing-sampling-showed

    0下载:
  2. SmartArm3250实验平台(LPC3250)在winCE6.0中,ADC定时采样实验例程-SmartArm3250 experimental platform (LPC3250) winCE6.0 in the ADC timing sampling experiments routines
  3. 所属分类:Windows CE

    • 发布日期:2017-11-14
    • 文件大小:48567
    • 提供者:李冰洁
  1. Timing-Analysis

    0下载:
  2. 关于VHDL/VERILOG进行EDA设计时序分析时需要注意的一些需要注意的问题及处理策略,保证相当实用,请需要的人参考-VHDL/VERILOG the EDA design timing analysis need to pay attention to some issues that need attention and treatment strategies, guaranteed to be quite practical, please need Reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:10623955
    • 提供者:张炽
  1. symbol-timing-synchronization

    2下载:
  2. QPSK平方律定时同步算法实现定时误差和定时恢复-QPSK square timing synchronization algorithm ,estimate timing error and timing error correction
  3. 所属分类:Other systems

    • 发布日期:2017-11-04
    • 文件大小:1571
    • 提供者:胡冰
  1. 6666-within-the-timing-program

    0下载:
  2. 6666以内的计时程序,可以做毕业设计,用c语言和proteus做的-6666 within the timing program, you can do graduate design with c language and Proteus
  3. 所属分类:assembly language

    • 发布日期:2017-11-16
    • 文件大小:40835
    • 提供者:
  1. Xilinx-Timing

    1下载:
  2. Xilinx FPGA 时序约束资料,原厂出品,经典不需要理由-Xilinx FPGA timing constraint information, original, classic no reason
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:2325452
    • 提供者:wangbo
  1. Intersection-signal-timing

    0下载:
  2. 交叉口信号配时设计程序,C++程序,计算时间-Intersection signal timing the design process C++ program, the computation time
  3. 所属分类:transportation applications

    • 发布日期:2017-11-08
    • 文件大小:79942
    • 提供者:ann
  1. clock-timing

    0下载:
  2. 单片机控制时钟的计时,定时等功能,实现秒表,倒计时等功能。-MCU clock timing, timing and other functions, stopwatch, countdown functions.
  3. 所属分类:SCM

    • 发布日期:2017-11-18
    • 文件大小:74651
    • 提供者:lijing
  1. Timing

    0下载:
  2. 国外关于时序设计的一本非常好的书,写得非常详细,包括时序的分析的原理-Abroad on timing design of a very good book, written in great detail, including the principle of timing analysis, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5533930
    • 提供者:linhanxiong
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »
搜珍网 www.dssz.com