CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog ALU

搜索资源列表

  1. verilog

    0下载:
  2. 8bit alu use verilog hdl
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:8752
    • 提供者:周微微
  1. ALU

    1下载:
  2. 用verilog编写的32位alu部件,用于cpu制作
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:3377
    • 提供者:胡豫陇
  1. ALU

    0下载:
  2. 用verilog编写的4位ALU,由算术运算模块、逻辑运算模块、选择模块组成
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2014-01-17
    • 文件大小:2793
    • 提供者:姚伟
  1. ALU

    0下载:
  2. 用VERILOG实现ALU,实现各种算术运算,逻辑运算,移位运算等
  3. 所属分类:中间件编程

    • 发布日期:2008-10-13
    • 文件大小:1725616
    • 提供者:刘自强
  1. alu-div

    1下载:
  2. 用verilog HDL代码编写的快速除法器,比较有用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15134
    • 提供者:徐芬
  1. alu

    0下载:
  2. verilog编写的alu模块-Verilog modules prepared by the ALU
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1393
    • 提供者:刘陆陆
  1. verilog实现ALU的源代码

    0下载:
  2. verilog实现ALU的源代码,并提供了一个详细的测试平台!-achieve ALU Verilog source code, and provide a detailed test platform!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1382
    • 提供者:飞扬
  1. PIPE_LINING_CPU_TEAM_24

    1下载:
  2. 采用Quatus II编译环境,使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令(均不考虑虚拟地址和Cache,并且默认为小端方式): add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4947366
    • 提供者:
  1. 5

    0下载:
  2. simple code based on verilog shifter , cla ,clg , ALU ,PC, decoder , tb_top
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:16712
    • 提供者:Tera
  1. 8risc

    0下载:
  2. 8位RISC CPU,包括alu,count,machine-8 bit risc cpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2661
    • 提供者:刘成诚
  1. myAddSub

    0下载:
  2. Verilog adder for alu develpment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:868
    • 提供者:ricardiito
  1. xilinx_primitives

    0下载:
  2. verilog code for alu
  3. 所属分类:Compiler program

    • 发布日期:2017-04-02
    • 文件大小:47060
    • 提供者:manish kumar
  1. ALU

    0下载:
  2. 算术逻辑部件的verilog代码,它能够实现半加器、全加器、比较、按位与、按位或、按位异或、加一、减一的操作-Arithmetic logic unit of the verilog code, it can achieve half adder, full adder, compare, bitwise and, bitwise or, bitwise xor, plus one, minus one operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:169824
    • 提供者:李鹏飞
  1. alu

    0下载:
  2. mcu,risc cpu Verilog源代码-mcu,risc cpu Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3963
    • 提供者:yzhang
  1. Designs

    0下载:
  2. design files in verilog, alu, array mult, carry shift etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:37891
    • 提供者:p2p_123
  1. MIPS-ARM-ALU

    0下载:
  2. 用verilog描述语言实现的MIPS和ARM的ALU程序。-Verilog descr iption language with the MIPS and ARM ALU program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2529642
    • 提供者:
  1. ALU

    0下载:
  2. 自己编写的Verilog ALU 效果还不错 可以-Verilog ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:138405
    • 提供者:john
  1. ALU

    0下载:
  2. 用verilog寫成的ALU,有簡易的加減乘除、shifting、logic gate等功能。-Written by verilog ALU, there is a simple addition, subtraction, shifting, logic gate functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:241553
    • 提供者:Liu Ching An
  1. ALU

    0下载:
  2. this verilog code is alu. which is perform addition and sub,mul,div
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-04
    • 文件大小:41984
    • 提供者:munidora
  1. alu

    0下载:
  2. 很好用的基础alu module全集下载(Very useful basic module full set download)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:1024
    • 提供者:nidiediheheda
« 1 23 4 5 6 »
搜珍网 www.dssz.com