搜索资源列表
i2c(FPGA)
- 基于FPGA的I2C总线模拟,采用verilog HDL语言编写。-FPGA-based I2C bus simulation, using verilog HDL language.
FPGA_test_frequency
- 本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。-primitive code is based on Verilog HDL FPGA original program, mainly for the measurement frequency, the main features can be faster frequency measurement. Real-time higher.
FPGA-SD-COMMUNICATION
- 基于QUARTUSII软件 实现FPGA(ATERA CYCLONE II系列)与SD卡SD模式通信 所用语言位verilog HDL
fpga
- Verilog HDl代码,学习一颗看一下
FPGA读写控制sram
- 拨码开关控制读写,按键控制地址加,读出数据由数码管显示,直观展现了程序是否正确。
多功能高精度信号发生器的设计
- 摘要:直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术,其数字结构满足了现代电子系统的许多要求,因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现,改变了现代电子数字系统的设计方法,提出了一种全新的设计模式。本设计结合这两项技术,并利用单片机控制灵活的特点,开发了一种新的函数波形发生器。在实现过程中,本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片,充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本
并口的CPLD烧录线,通过跳线支持三大厂家的CPLD/FPGA(Altera,Xilinx,Lattice)
- 并口的CPLD烧录线,通过跳线支持三大厂家(Altera,Xilinx,Lattice)的CPLD/FPGA烧录,附有电路图与Verilog HDL文档.使用的芯片为XC9572XL-VQ64
uart_verilog hdl
- FPGA中串口的实现,基于verilog hdl
verilog
- 基于FPGA的LCD12864驱动显示程序 verilog hdl编译已通过 -LCD12864 Show verilog hdl compiler
uartverilog
- verilog hdl FPGA vga时序显示经典源程序 很实用的-verilog hdl FPGA vga display timing source code very useful
fpga_jpeg
- 图像jpeg压缩算法,用verilog HDL在FPGA上的实现 -Jpeg image compression algorithm, using verilog HDL Implementation in FPGA
FPGA_examples
- FPGA工程例子.verilog HDL语言编写;-FPGA project examples. Verilog HDL language
mult_piped_8x8
- 8位乘8位的流水线乘法器,采用Verilog hdl编写-8 x 8-bit pipelined multiplier, used to prepare Verilog hdl
TLC549
- verilog TLC549AD采样程序 ,速度200K,在LED和数码管上显-verilog TLC549AD sampling procedures, the speed of 200K, in the LED and digital tube significantly
HDLC
- verilog HDL语言编写的HDLC协议的IP核,包括通讯控制及CRC。-written in verilog HDL HDLC protocol IP core, including communications control and CRC.
Verilog HDL
- Programming fpga's.
Flow
- Verilog代码实现数据流输入检测,并综合仿真(Verilog code implements data flow input detection and integrated simulation.)
demodulation
- 基于verilog HDL的BPSK解调的FPGA实现,仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)
elevator
- 用verilog语言基于FPGA设计的五层智能电梯系统。(With verilog language based on FPGA design of five - floor intelligent elevator system.)
test_ADC
- verilog 数模转换程序,包括AD与DA,AD能够对于波形的数值进行输出,使用的是ego1开发板(transition of A/D signal)