CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog Uart

搜索资源列表

  1. uartnew

    0下载:
  2. 好用的UART通信源码,使用Verilog 编写 在QUARTUS下完成,并用ModelSim仿真通过-Source-to-use UART communications, the use of Verilog in Quartus to complete the preparation and use of ModelSim simulation through
  3. 所属分类:Com Port

    • 发布日期:2017-05-15
    • 文件大小:3773928
    • 提供者:李伟
  1. uart_transmitter

    0下载:
  2. verilog描述的uart发射端功能实现-verilog described uart transmitter functions
  3. 所属分类:Com Port

    • 发布日期:2017-04-06
    • 文件大小:2688
    • 提供者:李丹
  1. UART_DMA

    0下载:
  2. 基于ALTERA公司的NIOSII的串口通信DMA传输设计-NIOSII based on ALTERA s DMA transfer of the serial communication design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11347319
    • 提供者:王超
  1. AVR_UARTFPGA

    0下载:
  2. 基于VHDL(verilog)语言的UART的设计与实现。全面模仿AVR的UART功能,与AVR直接实现接口调试。资料全面完整。-Based on VHDL (verilog) Language Design and Implementation of UART. UART fully mimic the function of AVR, and AVR debugging interface directly to achieve. Overall integrity of the infor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2052001
    • 提供者:wanglei
  1. uart_rxd

    0下载:
  2. 基于verilog hdl的UART串口接收子程序。-Verilog hdl a UART-based serial port to receive subroutine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1735948
    • 提供者:zhouming
  1. UART_Rcvr

    0下载:
  2. uart 的源程序,用verilog编写-uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1142
    • 提供者:lwq
  1. innovateasia2009

    0下载:
  2. 串口uart的vhdl,verilog,lattic实现原码-The uart serial vhdl, verilog, lattic realization of the original code
  3. 所属分类:Other systems

    • 发布日期:2017-05-26
    • 文件大小:9068524
    • 提供者:Wu
  1. S5_UART

    0下载:
  2. verilog编写的UART程序,是红色飓风EP1C6板子上面的程序-this is a UART project with verilog language,it is the programmer by the redlogic s EP1C6 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1746622
    • 提供者:汪东
  1. UARTverilog

    0下载:
  2. 用verilog语言实现的UART内核,可以直接拿来用。-it is writen by verilog,it is uart,it can use directly
  3. 所属分类:Com Port

    • 发布日期:2017-04-09
    • 文件大小:1752101
    • 提供者:张峰
  1. UART_verilog

    0下载:
  2. 一个uart的Verilog代码,希望能够帮助你做UART逻辑。-Code about uart. You can use it as an example when desighn UART logic.
  3. 所属分类:Com Port

    • 发布日期:2017-03-30
    • 文件大小:148040
    • 提供者:Jin Zhang
  1. UART_verilog

    0下载:
  2. 用Verilog写的串口程序,是每一个学习Verilog的人的入门第一步-a uart port code of Verilog,which is the first project for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:10448
    • 提供者:chy
  1. top

    0下载:
  2. uart的verilog程序语言描述,先上文件哦,继续-uart的verilog描述
  3. 所属分类:assembly language

    • 发布日期:2017-04-13
    • 文件大小:2778
    • 提供者:yuski
  1. uart2

    0下载:
  2. a small uart implementation with Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:992
    • 提供者:zismad
  1. uartvhdl

    0下载:
  2. 该程序是基于UART的控制,有VHDL和verilog的源码,共有兴趣的朋友参考-The program is based on the UART' s control, there is VHDL and verilog source code, a total interest of a friend reference
  3. 所属分类:Com Port

    • 发布日期:2017-04-04
    • 文件大小:296687
    • 提供者:xinhua
  1. example

    0下载:
  2. 我FPGA开发板的程序!!!包括数、码管iic、VGA、乘法器、串口。加法器、比较器、状态机等等等了,主要是VHDL的也有部分好似Verilog的。参考下吧-verilog...vga..uart...add...etc..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6266775
    • 提供者:地主
  1. RS232_NIOS_Verilog

    0下载:
  2. 5个文件,包含了RS232的nios实现和Verilog实现方式。其中,RS232的nios核实现只需要按照文件描述可以轻松实现^_^,个人比较推荐!RS232的Verilog实现需要编程,例程方便使用。RS232正在进一步学习中,有兴趣的可以探讨。-the realizition of rs232 interface by niosii uart ip core of Altera.it seems a most conveniet way.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:684604
    • 提供者:summerooooo
  1. uart_verilog

    0下载:
  2. UART 使用了verilog编程 程序经过调试 希望有帮助-UART programming procedures after using the verilog want to help debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:7025
    • 提供者:gaoyueshan
  1. LIP4101CORE_uart

    0下载:
  2. UART Verilog sourc code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:146742
    • 提供者:jc
  1. LIP1745CORE_uart_txfsm

    0下载:
  2. UART TX FSM Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:29032
    • 提供者:jc
  1. uart_regs

    0下载:
  2. an uart example for verilog-an example for verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:941635
    • 提供者:chenxiao
« 1 2 ... 16 17 18 19 20 2122 23 24 25 26 27 28 »
搜珍网 www.dssz.com